2. ADI射频系统架构快速梳理
面对一块集成了 AD9361、ADRV9009 或 AD9371 的射频板卡，调试的第一步不是急着连仪器，而是先在脑中建立一张“信号地图”：射频信号从哪里进、经过哪些器件、在哪里与本振混频、时钟由谁提供、电源域如何划分、控制接口走哪条总线。只有把这张地图画清楚，后续定位“发射无输出”“接收灵敏度低”“本振失锁”这类问题时，才能快速把故障范围缩小到某一段链路或某一个器件。
一、四条主干：射频、本振、时钟、电源与控制
ADI 的射频收发芯片（如 AD936x、AD937x、ADRV900x）本质上是一个高度集成的零中频或低中频收发器，它把混频器、本振、滤波器、ADC/DAC、数字接口都收进一颗芯片。围绕这颗芯片，整块板卡可以拆成四条主干：
- 发射链路（TX）：基带数据经数字接口进入芯片，经 DAC 变为模拟信号，再经上变频、增益控制、功率放大后从天线口输出。
- 接收链路（RX）：天线信号经低噪放、下变频、滤波、增益控制后由 ADC 采样，再经数字接口送回基带处理。
- 本振与时钟：本振（LO）为混频提供载波频率，参考时钟为整个芯片的采样、数字处理和本振锁相环提供时间基准。
- 电源与控制：多路电源域为芯片内部各模块供电，SPI 控制总线负责寄存器配置和状态回读。
这四条主干不是孤立的：本振频率决定了收发链路的载波位置，参考时钟质量直接影响本振相位噪声和 ADC 采样精度，电源噪声会通过本振和 ADC 转化为杂散，而控制总线的配置错误则可能让整条链路“看起来在工作、实际没输出”。
二、发射链路：从数字到射频的逐级变换
以 AD9361 为例，发射链路的起点是基带处理器通过 LVDS 或 CMOS 接口送来的 I/Q 数据。数据进入芯片后先经过数字滤波器（HB1/HB2/HB3 和 FIR），完成插值和频谱整形，然后送入 DAC。DAC 输出的是差分模拟信号，频率位于基带附近。接下来信号进入上变频器，与本振信号混频，搬移到射频载波频率。混频后的信号经过 TIA（跨阻放大器）和低通滤波器，再通过可变增益放大器调整电平，最后从 TX1A/TX1B 等差分端口输出，经外部巴伦转换为单端信号，送入 PA 或直接接天线。
调试发射链路时，最值得观察的节点有三个：一是 DAC 输出端的差分基带信号，用示波器看是否有正常的 I/Q 波形；二是本振频率是否锁定，可通过芯片内部的 LO 锁定指示寄存器读取；三是 TX 输出端口的射频功率，用频谱仪或功率计测量。如果基带波形正常但射频无输出，问题通常出在本振或混频器配置上；如果射频有输出但功率偏低，则要检查增益配置和外部巴伦、PA 的匹配。
三、接收链路：从天线到数字的逐级还原
接收链路的方向与发射相反。天线信号先经过外部 LNA 放大，再通过巴伦转换为差分信号进入芯片的 RX 输入端口。芯片内部首先由 LNA 和混频器完成下变频，将射频信号搬移到基带或低中频。混频后的信号经过 TIA、低通滤波器和可变增益放大器，最终由 ADC 采样为数字 I/Q 数据，经数字滤波和抽取后通过接口送回基带。
接收链路的调试重点在于增益分配和噪声控制。AGC 的增益分配策略决定了 LNA、TIA 和数字增益各承担多少放大任务。如果 LNA 增益过低，后级噪声会主导，灵敏度下降；如果 LNA 增益过高，强信号下容易饱和，产生非线性失真。实际调试时，可以先用单音信号从天线口注入，逐级测量 LNA 输出、混频器输出和 ADC 输入的电平，确认每一级的增益是否符合预期。
四、本振与时钟：整块板卡的时间基准
本振和时钟是射频系统中最容易被忽视、却最容易引发复杂故障的部分。AD936x 和 ADRV900x 内部集成了本振锁相环，但参考时钟通常由外部晶振或时钟芯片提供。参考时钟的频率稳定度和相位噪声会直接传递到本振输出，进而影响收发链路的 EVM 和邻道泄漏比。
ADF 系列芯片（如 ADF4351、ADF4371）常被用作外部本振源或时钟合成器。它们通过 SPI 配置分频比、鉴相频率和电荷泵电流，输出稳定的射频本振信号。调试时，应先用频谱仪测量本振输出频率和相位噪声，确认锁定指示正常，再检查参考时钟的幅度和频率是否在芯片要求的范围内。如果本振失锁，整条收发链路都会表现为“无信号”或“频率偏移”。
五、电源与控制：看不见的支撑层
ADI 射频芯片通常需要多路电源：1.3V 供数字内核，1.8V 供模拟和接口，3.3V 供部分外围电路。电源的纹波和噪声会通过芯片内部的电源抑制比有限的路径耦合到本振和 ADC，形成杂散。因此，电源调试时不仅要测量电压值，还要用示波器观察纹波，必要时在关键电源引脚附近增加去耦电容。
控制层面，SPI 是 ADI 射频芯片最常用的配置接口。AD9361 的寄存器数量超过 1000 个，初始化序列通常由厂商提供的 API 或脚本生成。调试时，如果芯片无响应，首先要检查 SPI 的片选、时钟极性和相位是否匹配，再读取芯片 ID 寄存器确认通信正常。只有控制通路打通，后续的链路调试才有意义。
六、芯片族与接口关系速查
| 芯片族 | 系统角色 | 关键接口 | 典型调试关注点 |
|---|---|---|---|
| AD936x | 收发一体，集成 LO、ADC/DAC | SPI、LVDS/CMOS、TX/RX 差分口 | LO 锁定、增益分配、接口时序 |
| AD937x | 宽带收发，支持观测通道 | SPI、JESD204B、TX/RX 差分口 | JESD 链路同步、本振相位噪声 |
| ADRV900x | 多通道宽带收发 | SPI、JESD204B、多路 TX/RX | 通道间幅度相位一致性 |
| ADF 系列 | PLL / 时钟合成 | SPI、参考输入、RF 输出 | 锁定指示、鉴相频率、环路滤波 |
把这张架构图记在脑中，后续遇到具体故障时，就可以按“信号从哪来、经过什么、到哪里去”的路径逐段排查，而不是盲目更换芯片或反复烧写配置。