1. 课程导入与ADI射频收发器全景

射频收发系统是现代无线通信、雷达、仪器仪表和航空航天电子设备的核心。它负责在数字基带与天线之间完成信号的频率变换、功率放大、滤波与采样，决定了整机的灵敏度、动态范围、带宽和功耗。本课程围绕ADI（Analog Devices）射频收发器产品族展开，从架构原理到产品集成，帮助学习者建立"指标—架构—器件—系统"的完整认知链条。

学习目标

完成本章学习后，应能够：

• 说清射频收发链路的基本组成：发射通道（Tx）、接收通道（Rx）、本振（LO）、时钟与数据接口；
• 区分零中频（Zero-IF）、实数中频、复数中频等架构的优缺点与适用场景；
• 识别ADI射频收发器产品线的分层：宽带收发器、集成式收发器、毫米波与相控阵方案；
• 根据应用需求（带宽、通道数、频率、功耗、接口）初步选型；
• 理解系统级挑战：镜像抑制、LO泄漏、EVM、噪声系数与线性度的折中。

ADI射频收发器产品线概览

ADI的射频收发器产品可以按集成度和应用方向分为几个层次。第一层是宽带收发器，代表型号如AD9361/AD9364，覆盖70 MHz～6 GHz，通道带宽可达56 MHz，集成12位ADC/DAC、可编程滤波器和自动增益控制，广泛用于软件无线电（SDR）、小基站和测试设备。第二层是高性能集成收发器，如AD9371/AD9375，覆盖300 MHz～6 GHz，带宽提升至100 MHz以上，并集成观测接收通道，适合宏基站与相控阵。第三层是毫米波与相控阵芯片，如ADMV1013/ADMV1014上/下变频器，以及集成波束成形器的ADAR1000系列，工作于24～44 GHz，面向5G毫米波和卫星通信。第四层是射频前端与数据转换器，包括AD9081/AD9082等混合信号前端，把高速ADC/DAC与数字信号处理集成在一起，支持直接射频采样。

这些产品共享一套设计哲学：以可配置的通道化架构，把频率合成、混频、滤波、放大和数字化集成在单芯片或芯片组中，通过SPI或高速串行接口与基带处理器通信。理解这条产品线的分层逻辑，是后续选型和系统设计的基础。

典型应用场景与系统级挑战

不同应用对收发器的要求差异很大。以软件无线电为例，AD9361的70 MHz～6 GHz调谐范围和56 MHz瞬时带宽，使其能够覆盖FM广播、GSM、LTE、Wi-Fi等多个频段，配合FPGA实现协议切换。而在5G毫米波相控阵中，ADAR1000需要为每个天线单元提供独立的幅度和相位控制，通道间相位一致性直接影响波束指向精度。卫星通信则更关注噪声系数和线性度，因为接收信号极其微弱，同时发射通道又需要足够的输出功率。

系统级挑战可以归纳为几组矛盾。第一组是灵敏度与线性度：降低噪声系数可以提升接收灵敏度，但高增益又会压缩动态范围，导致强信号阻塞。第二组是带宽与功耗：更宽的瞬时带宽意味着更高的采样率和更大的数据吞吐，功耗随之上升。第三组是集成度与灵活性：高度集成的芯片减少了外围器件，但可配置的滤波器阶数和增益档位有限，难以同时满足所有场景。第四组是镜像抑制与LO泄漏：零中频架构虽然避免了外部镜像滤波器，但I/Q失衡会引入镜像，LO泄漏会抬升底噪，需要通过校准算法补偿。

从指标到架构的初步映射

假设一个教学示例：设计一台覆盖2.4 GHz ISM频段的SDR接收机，要求瞬时带宽20 MHz，噪声系数低于6 dB，输出接口为JESD204B。根据这些条件，AD9361的56 MHz带宽和70 MHz～6 GHz范围完全覆盖需求，其接收噪声系数典型值约3 dB，配合外部LNA可以满足6 dB要求。数据接口方面，AD9361支持CMOS和LVDS，若需要JESD204B则需选择AD9363或更高型号。这个例子说明，选型不是简单查表，而是把系统指标逐项映射到芯片参数，再验证接口和功耗是否匹配。