1. 课程导入与ADRV9002/AD9361等典型器件概览

在射频收发器设计中，频率规划与校准是决定系统能否正常工作的基础环节。无论是 ADI 的 ADRV9002、AD9361，还是 ADRV9009、ADRV9026 等宽带收发器，芯片内部都包含锁相环（PLL）、本振（LO）合成器、混频器、数字上/下变频（DUC/DDC）、抽取与插值滤波器等与频率密切相关的模块。频率规划决定了这些模块在什么频率上工作、以什么采样率处理信号、镜像与杂散落在哪里；校准则保证这些频率关系在芯片实际工作时能够被正确建立和维持。

本课程的目标不是泛泛介绍射频理论，而是围绕“频率”这一条主线，把 ADI 典型收发器从配置到验证的完整链路讲清楚。学完本课程后，你应当能够：

• 理解收发器内部频率链的组成，包括 RF LO、BB/IF 频率、采样率、数字混频频率之间的关系；
• 根据通信标准或系统需求，为 ADRV9002、AD9361 等器件选择合适的采样率、LO 频率和数字变频方案；
• 识别镜像、LO 泄漏、谐波、互调等与频率规划直接相关的杂散来源，并知道它们出现在频谱的什么位置；
• 掌握 ADI 收发器常见校准项（如 QEC、LO 泄漏校准、直流偏置校准、TDD 时序校准）的作用、触发方式和观察方法；
• 能够使用 TES、IIO Oscilloscope、pyadi-iio 等工具读取和修改频率相关寄存器，并对结果进行判断。

频率规划与校准在收发器设计中的位置

一个典型的射频收发链路可以按信号流向拆成发射（TX）和接收（RX）两条路径。以 AD9361 为例，RX 路径大致为：天线 → 匹配网络 → LNA → 混频器（由 RX LO 驱动）→ 跨阻放大器 → 模拟低通滤波 → ADC → 数字下变频（DDC）→ 抽取滤波 → 基带数据。TX 路径则相反：基带数据 → 插值滤波 → 数字上变频（DUC）→ DAC → 模拟低通滤波 → 混频器（由 TX LO 驱动）→ 驱动放大器 → 天线。

在这条链路中，频率规划要回答几个关键问题：RF LO 取多少？ADC/DAC 采样率取多少？数字混频频率取多少？抽取/插值因子取多少？这些参数不是孤立的，它们共同决定了信号在频谱中的位置、镜像的落点、以及滤波器能否有效抑制不需要的分量。校准则是在这些频率关系确定之后，补偿模拟前端固有的幅度/相位失配、直流偏置和 LO 泄漏，使实际频谱接近理想规划。

典型器件概览：ADRV9002 与 AD9361 的差异

AD9361 是较早广泛使用的 2×2 收发器，频率覆盖约 70 MHz 至 6 GHz，通道带宽可配置到约 56 MHz（取决于采样率与滤波配置），内部集成 12 位 ADC/DAC、模拟滤波、数字抽取/插值以及 RX/TX LO。它的频率规划相对直接：RX LO 和 TX LO 各自独立，采样率通过时钟芯片或内部 PLL 产生，数字接口通常为 LVDS 或 CMOS。

ADRV9002 则面向更宽的频段和更灵活的 TDD/FDD 场景，覆盖约 30 MHz 至 6 GHz，通道带宽可到约 40 MHz（视模式而定），并支持更细粒度的数字滤波和更丰富的校准机制。它把更多频率相关的配置放在 API 和 TES 中，例如通过 adi_adrv9001_Radio_Channel_Enable、adi_adrv9001_Radio_Channel_Profile_Configure 等接口设置通道的采样率、带宽和 LO 频率。ADRV9002 还支持跳频和动态频率切换，这对频率规划提出了更高要求：不仅要规划单个频点，还要规划频点切换时的 LO 建立时间和校准保持策略。

ADRV9009/ADRV9026 则进一步面向多通道相控阵和宽带应用，频率规划中还要考虑通道间相位一致性、LO 共享与分配。本课程以 ADRV9002 和 AD9361 为主线，因为它们的频率规划与校准流程最具代表性，且工具链成熟，便于在实验台上复现。

整体课程框架与实战项目说明

课程按“频率链认知 → 参数计算 → 配置实现 → 校准与验证 → 排障与优化”的顺序展开。前几章先建立收发器内部频率链的完整图像，随后进入采样率、LO 频率、数字变频频率的具体计算，再通过 ADI 的 TES 和 pyadi-iio 把参数写入器件，最后用频谱和 EVM 判断规划是否合理、校准是否生效。

实战项目以一个 2×2 TDD 系统为例：假设系统工作在 2.4 GHz 附近，信道带宽 20 MHz，采用 LTE 类 OFDM 信号。你需要为 AD9361 或 ADRV9002 选择采样率、LO 频率、数字接口速率，配置 RX/TX profile，执行 QEC 和 LO 泄漏校准，并在频谱仪或 IIO Oscilloscope 上观察镜像和 LO 泄漏是否被压到目标以下。项目不追求覆盖所有模式，而是让你完整走一遍“算频率—配频率—校频率—看频率”的闭环。

图中把 RX 链、TX 链、LO/时钟合成以及三类校准放在同一张图上，目的是让你先看清“频率”在收发器里到底出现在哪些位置。RX LO 和 TX LO 决定射频搬移的中心频率，ADC/DAC 采样率决定数字域能表示的多大带宽，DDC/DUC 的数字混频频率决定信号在数字频谱中的落点，而 QEC、LO 泄漏校准和 TDD 时序校准则分别修正这些频率关系在实际芯片中产生的误差。

接下来的章节会从 AD9361 和 ADRV9002 的内部频率链开始，逐步展开采样率计算、LO 频率选择、数字变频配置、校准触发与结果判读。你不需要一次记住所有寄存器，但需要建立一条清晰的判断链：给定一个通信标准，先确定信道带宽和中心频率，再反推采样率、LO 频率和数字混频频率，最后用校准把镜像和泄漏压到系统预算以内。这条判断链，就是本课程要训练的核心能力。