4. 线性度指标与级联交调分析

宽带接收机的动态范围上限,往往不是由某一级单独决定,而是由整条信号链的级联非线性共同决定。要预测“接收机什么时候开始出现交调失真”,必须掌握两个核心指标:输入二阶交调截点 IIP2 与输入三阶交调截点 IIP3,并学会把它们从单级参数折算到整机输入端。

先明确参照约定:本文所有截点均以“折算到接收机输入端”的等效值表示,单位用 dBm;增益用 dB;级联计算中功率量按 dBm 相加、dB 量按代数和相加。IIP3 越高,说明该级或整机抵抗三阶交调的能力越强;IIP2 越高,说明抵抗二阶失真的能力越强。对宽带接收机而言,二阶失真常表现为直流偏移、镜像与半中频干扰,三阶失真则表现为落入带内的互调杂散,二者都要关注,但级联预测中最常用、也最能定位瓶颈的是 IIP3。

级联 IIP3 的计算方法

设信号链从输入端到输出端依次为第 1、2、3…级,每级有功率增益 Gi(dB)和输入三阶截点 IIP3i(dBm)。整机等效输入三阶截点 IIP3tot 的经典公式为:

1/IIP3_tot = 1/IIP3_1 + G_1/IIP3_2 + (G_1·G_2)/IIP3_3 + …

注意这里的 IIP3 与增益必须用线性倍数(mW 与倍),不能直接用 dBm 和 dB 代入。工程上更实用的做法是逐级递推:把后级折算到前级输入端时,其等效输入截点要减去前面所有级的增益之和。也就是说,越靠后的级,其非线性被前面增益“放大”后对整机的影响越大。这正是“前级增益越高,后级线性度要求越苛刻”的根源。

为便于手算,可把公式改写为“倒数功率相加”形式:先算出每一级折算到输入端的等效 IIP3 贡献项,再取倒数和的倒数。下面用一个具体示例说明。

ADI 器件级联示例

假设一条宽带接收链:LNA(ADL5523)→ 混频器(ADL5801)→ 中频放大器(ADL5536)→ ADC 驱动放大器(ADA4927)→ ADC(AD9265)。示例参数如下(均为合理假设的教学值,非实测):

级器件增益 G (dB)IIP3 (dBm)
1ADL5523 LNA+15+20
2ADL5801 混频器+1+24
3ADL5536 IF 放大器+20+20
4ADA4927 驱动放大器+10+30
5AD9265 ADC0+25

逐级折算到输入端:第 1 级贡献 IIP3=+20 dBm;第 2 级折算后为 24−15=+9 dBm;第 3 级折算后为 20−(15+1)=+4 dBm;第 4 级折算后为 30−(15+1+20)=−6 dBm;第 5 级折算后为 25−(15+1+20+10)=−21 dBm。可见第 5 级 ADC 折算到输入端后仅 −21 dBm,是整机 IIP3 的主要瓶颈。用倒数功率合成:

P1 = 10^(20/10) = 100 mW
P2 = 10^(9/10)  ≈ 7.94 mW
P3 = 10^(4/10)  ≈ 2.51 mW
P4 = 10^(-6/10) ≈ 0.251 mW
P5 = 10^(-21/10)≈ 0.00794 mW
1/IIP3_tot = 1/100 + 1/7.94 + 1/2.51 + 1/0.251 + 1/0.00794
           ≈ 0.01 + 0.126 + 0.398 + 3.98 + 125.9 ≈ 130.4
IIP3_tot ≈ 1/130.4 mW ≈ 0.00767 mW ≈ −21.2 dBm

结果 −21.2 dBm 几乎等于 ADC 折算值 −21 dBm,说明整机线性度被 ADC 级主导。若把第 3 级 IF 放大器增益从 +20 dB 降到 +10 dB,则第 4、5 级折算值分别变为 +4 dBm 和 −11 dBm,重新合成后 IIP3tot 约提升到 −11 dBm 量级,改善约 10 dB。这就是“降低后级前增益可换取线性度”的典型权衡,代价是噪声系数变差。

级联 IIP3 折算与瓶颈定位(示例) ADL5523 LNA G=+15dB IIP3=+20dBm ADL5801 Mixer G=+1dB IIP3=+24dBm ADL5536 IF Amp G=+20dB IIP3=+20dBm ADA4927 Driver G=+10dB IIP3=+30dBm AD9265 ADC G=0dB IIP3=+25dBm 折算 +20 dBm 折算 +9 dBm 折算 +4 dBm 折算 −6 dBm 折算 −21 dBm 各级对整机 IIP3 的倒数贡献(越大越主导) LNA 0.01 Mixer 0.126 IF Amp 0.398 Driver 3.98 ADC 125.9 ← 瓶颈 整机等效输入 IIP3 1/IIP3_tot ≈ 130.4 (1/mW) IIP3_tot ≈ 0.00767 mW ≈ −21.2 dBm 瓶颈:ADC 级(折算 −21 dBm) 降低 IF 增益 10dB → 整机约改善 10dB

IIP2 的级联与二阶失真

级联 IIP2 的公式与 IIP3 形式相同,只是把三阶换成二阶:

1/IIP2_tot = 1/IIP2_1 + G_1/IIP2_2 + (G_1·G_2)/IIP2_3 + …

由于二阶失真随频率间隔表现为直流与二倍频分量,在零中频或低中频架构中危害更大。混频器的 IIP2 通常远低于 IIP3,且对匹配、本振泄漏非常敏感,因此 IIP2 瓶颈常出现在混频器级。工程上除了选高 IIP2 混频器,还要通过差分匹配、本振抑制和校准来改善。

瓶颈定位的实用判断

从上面的计算可以总结出三条判断依据:第一,把每级 IIP3 减去它前面所有级的增益和,得到“折算输入截点”,数值最低的那一级就是瓶颈;第二,若某级折算值比整机结果低 3 dB 以内,说明它主导整机;第三,前级增益每增加 1 dB,后级折算截点就下降 1 dB,因此增益分配是线性度与噪声系数的核心权衡。实际调试时,可先测单级 IIP3,再按上述公式预测整机,最后用双音测试验证:输入两个间隔合适的单音,观察三阶互调产物相对主音的抑制比,反推整机 IIP3,与预测值对比,偏差过大则检查级间匹配、本振泄漏或 ADC 饱和。

计算时务必把 dBm 与 dB 转成线性值再代入公式;直接用 dBm 相加是常见错误。若只做快速估算,可只保留折算值最低的两级,其余项往往可忽略。
ADC 的 IIP3 参数通常是在特定输入幅度和频率下给出的,实际工作点偏离时线性度会明显变化。用数据手册值预测整机时,应留出 3~6 dB 余量,并以实测双音结果为准。