2. ADI宽带接收机典型架构与动态范围瓶颈

宽带接收机的动态范围瓶颈，往往并不只由某一颗芯片决定，而是由架构选择、增益分配、噪声基底与线性度之间的相互制约共同塑造。ADI 的 ADRV9002、AD9361 等收发器把混频器、滤波器、ADC/DAC 和数字信号处理集成在单芯片内，但不同架构中“最先被压缩”或“最先被噪声淹没”的环节并不相同。理解这些限制环节，是后续做增益规划与动态范围优化的前提。

三种典型架构的信号链位置差异

超外差架构先把射频信号搬移到中频，再经过中频滤波和二次变频或直接中频采样。它的优势是镜像抑制和邻道抑制可以分散到多级滤波器中完成，但混频器、中频放大器和中频滤波器都处在信号链的中间位置，任何一级的 1dB 压缩点或三阶交调截点不足，都会在后续增益放大之前把强干扰转化为带内失真。零中频架构把射频直接搬到基带，省去了中频滤波，但直流偏移、二阶失真和闪烁噪声成为新的限制因素，尤其当接收机需要处理靠近直流的窄带信号时，低噪声放大器之后的混频器线性度直接决定阻塞性能。直接采样架构则把 ADC 尽量靠近天线，用采样时钟和抗混叠滤波器替代模拟混频，瓶颈转移到 ADC 的输入满量程、采样时钟抖动和前端驱动放大器的线性度上。

ADRV9002 与 AD9361 的增益分配矛盾

AD9361 的接收链由 LNA、混频器、跨阻放大器、模拟低通滤波器和 ADC 组成，增益调节分布在射频和基带两段。它的总增益范围约 0～76 dB，其中射频段约 0～30 dB，基带段约 0～46 dB。当输入信号很弱时，需要把射频增益调高以压低后级噪声贡献；但射频增益一旦提高，混频器和基带放大器面对的绝对功率也随之上升，输入 1dB 压缩点和三阶交调截点对应的等效输入功率下降，强阻塞信号更容易产生压缩和互调。ADRV9002 把接收链进一步细分为 LNA、混频器、TIA、滤波器和 ADC，并支持更细的增益步进和数字校正，但噪声系数与输入截点之间的折中关系并没有消失，只是把矛盾从“模拟增益旋钮”部分转移到了“数字校正与增益表配置”上。

以 AD9361 为例，假设接收机需要处理一个中心频率 2.4 GHz、带宽 20 MHz 的信号，目标是在存在 -20 dBm 阻塞信号时仍能解调 -95 dBm 的弱信号。若把射频增益设为 30 dB，则阻塞信号到达混频器输入约为 10 dBm，已经接近甚至超过混频器的输入压缩点，互调产物会落入带内；若把射频增益降到 10 dB，混频器输入阻塞功率约为 -10 dBm，线性度压力缓解，但后级噪声系数对总噪声系数的贡献增大，弱信号可能被噪声淹没。实际配置时，需要根据阻塞信号的频率偏移和强度，在增益表中为不同增益档位分别记录噪声系数和输入截点，再选择使弱信号信噪比与阻塞互调同时满足要求的工作点。

噪声与线性度的折中判据

噪声系数和输入截点并不是两个独立可调的指标。对于级联接收链，总噪声系数主要由前级增益和第一级噪声系数决定，而总输入截点则受后级线性度影响更大。提高前级增益可以降低后级噪声贡献，但会降低等效输入截点；降低前级增益可以改善等效输入截点，却让后级噪声更容易进入总噪声系数。工程上常用“动态范围窗口”来描述这一折中：在给定增益档位下，最小可检测信号由噪声基底决定，最大可承受阻塞由输入截点决定，两者之间的差值就是该档位的无杂散动态范围。ADRV9002 和 AD9361 的增益表配置，本质上就是在不同档位之间移动这个窗口，使其覆盖实际场景中弱信号与强阻塞同时出现的范围。

架构选择对瓶颈位置的影响

超外差架构的瓶颈通常集中在第一混频器和中频滤波器的线性度上，因为中频滤波可以在混频器之后抑制部分干扰，但无法消除混频器已经产生的互调分量。零中频架构的瓶颈更多出现在正交混频器的二阶失真和直流偏移上，尤其当阻塞信号存在幅度调制时，二阶失真会直接落在基带。直接采样架构把线性度压力转移到 ADC 驱动放大器和 ADC 本身，采样时钟抖动会限制高频输入时的有效位数，而 ADC 满量程则决定了最大可承受输入。ADRV9002 和 AD9361 都属于零中频或低中频收发器，因此在实际使用中，直流偏移校正、正交误差校正和增益表配置往往比单纯追求高增益更重要。