3. 信号调理与前端设计基础
高精度数据采集系统的精度上限，往往不由ADC单独决定，而是由“传感器—信号调理—ADC”这条链路共同决定。信号调理的任务，是把传感器输出的微弱、带共模、带噪声、带偏置、输出阻抗偏高的信号，变换成ADC能够准确量化的形式：幅度落在其输入量程内、共模与偏置被抑制、带宽被限制到有用频段、源阻抗足够低以驱动ADC的采样网络。本节围绕放大、滤波、电平转换、阻抗匹配四个要点展开，并结合ADI的放大器与仪表放大器选型给出可落地的判断方法。
一、先明确链路目标，再选器件
设计前应先写下四个量化目标：信号满量程幅度、有用信号带宽、允许的总误差（以ppm或LSB表示）、以及ADC的输入类型（单端/差分、量程、基准电压）。例如一个电桥式压力传感器：灵敏度2 mV/V，激励5 V，满量程输出仅10 mV；有用带宽0～10 Hz；目标分辨率对应约1 ppm；ADC为差分输入、量程±2.5 V、基准2.5 V。由此可推出所需增益约250倍，且必须抑制电桥共模（约2.5 V）与工频干扰。这四个目标决定了后续每一级的选择，而不是先挑型号再凑电路。
二、放大：仪表放大器与运放的分工
当信号源是电桥、热电偶、应变片等具有共模电压和较高源阻抗的差分源时，首选仪表放大器（In-Amp）。ADI的AD8421、AD8422、AD8221是常见选择：AD8421增益带宽积高、噪声低（约3 nV/√Hz），适合中高增益宽带场景；AD8422功耗低、失调漂移小，适合电池供电与低速高精度；AD8221则是经典低噪声通用型。选型时重点看四个参数：输入失调电压及其温漂、输入电压噪声密度、共模抑制比（CMRR）随频率的衰减、以及增益设定方式（单电阻设定增益时，增益误差与电阻精度直接相关）。
若信号已是低阻抗单端、且共模很小，则用精密运放构成同相或差分放大更经济。ADI的ADA4522（零漂移、低噪声）、ADA4077（低失调、低漂移）适合直流与低速精密场合；OPA（此处指ADI对应系列如ADA4898）类高速运放则用于需要带宽的场景。关键原则是：仪表放大器负责“从恶劣源中提取差分信号”，运放负责“在干净信号上做增益与电平搬移”，不要用普通运放搭三运放结构去替代仪表放大器，除非电阻匹配精度能达到0.01%以上。
三、滤波：抗混叠与噪声带宽控制
滤波在信号链中有两个不可替代的作用：抗混叠和限制噪声带宽。ADC以fs采样时，高于fs/2的频率会折叠回带内，因此必须在ADC前放置低通滤波器。对于0～10 Hz的信号，若ADC采样率为100 SPS，则奈奎斯特频率为50 Hz，滤波器截止频率可取20 Hz，在50 Hz处至少衰减40 dB以上。一阶RC每十倍频程衰减20 dB，单靠一级RC往往不够，通常采用二阶有源低通（如Sallen-Key或MFB结构），用ADA4522或ADA4077构成，既提供增益又提供滤波。
滤波器电阻不宜过大，否则与ADC输入电容及运放输入偏置电流相互作用会产生额外误差。一般建议滤波电阻在1 kΩ～10 kΩ量级，电容按fc=1/(2πRC)计算。例如R=8.2 kΩ、C=1 μF，fc≈19.4 Hz，接近目标。同时要注意电容的介质吸收：高精度直流场合应选C0G/NP0或薄膜电容，避免X7R带来的压电与吸收效应。
四、电平转换与差分驱动
许多ADC要求输入以Vref/2为中心，而传感器信号可能以地为参考。此时需要电平搬移：用运放构成加法器或差分放大器，把信号偏置到Vref/2。若ADC是差分输入，则最好用全差分放大器（如ADA4940、ADA4941）把单端信号转为差分，既提高动态范围，又抑制偶次谐波。电平转换级的输出共模必须与ADC的VOCM引脚要求一致，否则会压缩可用输入范围。
电平转换的精度取决于偏置电压的精度和电阻匹配。若用电阻分压产生Vref/2，分压电阻的温漂会直接变成输出偏置漂移。更稳妥的做法是用ADC的基准输出经低噪声缓冲后作为偏置源，或选用带VOCM输出的全差分放大器，由ADC基准直接设定共模。
五、阻抗匹配：从传感器到ADC的每一段
阻抗匹配包含两层含义。第一层是源阻抗与放大器输入阻抗：仪表放大器输入阻抗通常在GΩ级，可直接接入电桥；若用运放同相输入，输入阻抗也较高，但反相输入阻抗等于输入电阻，需注意不要从高阻源直接灌入。第二层是放大器输出与ADC采样网络的匹配：ADC内部采样电容在每次转换时产生电荷冲击，若驱动放大器输出阻抗过高或带宽不足，采样保持会建立不完全，表现为增益误差和失真。通常的做法是在放大器输出与ADC输入之间串一个小电阻（如10～50 Ω）并加一个小电容（如100 pF～1 nF）构成电荷桶，同时保证放大器在ADC采样窗口内建立到目标精度。
判断建立是否足够，可看放大器的小信号带宽与压摆率：若ADC采样电容为10 pF、采样时间为1 μs、要求建立到0.5 LSB（16位、2.5 V量程约38 μV），则驱动级时间常数应远小于1 μs。经验上，放大器闭环带宽至少为1/(2π×τ)的5～10倍。若发现ADC读数随采样率升高而偏低，往往就是建立不足，此时应降低滤波电阻、提高放大器带宽或增加缓冲级。
六、选型速查与常见误区
选型时可按以下顺序判断：先看源类型（差分高共模→仪表放大器；单端低阻→精密运放；单端转差分→全差分放大器），再看噪声与失调是否满足ppm级要求，再看带宽与建立时间是否匹配ADC，最后看功耗与封装。常见误区包括：用普通运放搭仪表放大器却忽略电阻匹配；滤波电容选X7R导致直流漂移；忽略ADC输入电容对建立的影响；以及把仪表放大器的增益电阻走线过长引入噪声。把这条链路逐级量化，才能让高精度ADC真正发挥其分辨率。