2. ADI高精度ADC/DAC产品选型指南

面对ADI庞大的精密转换器产品线,选型失败往往不是因为“没有合适的器件”,而是因为一开始就把注意力放错了指标。很多工程师习惯先问“我要16位还是24位”,但分辨率只是量化台阶的粗细,真正决定系统能否达到目标精度的,是噪声、有效位数、采样率与功耗之间的相互制约。本节围绕这些关键指标,说明它们各自的物理含义、彼此如何换算,以及如何从信号链需求反推器件型号。

分辨率不等于精度:先建立正确的指标层级

分辨率(Resolution)指转换器输出码的位数,N位对应 2^N 个量化台阶。以2.5V满量程、24位ADC为例,理想LSB为 2.5V / 2^24 ≈ 149nV。但这个数字只是“台阶宽度”,并不代表能分辨149nV的信号。真正可用的是有效位数(ENOB),它由信噪比换算而来:ENOB = (SNR − 1.76) / 6.02。若某24位ADC在目标数据率下实测SNR为105dB,则ENOB ≈ 17.1位,实际有效台阶只有约2^17,与标称24位相差近7位。选型时若只看位数,很容易高估系统能力。

与ENOB并列的还有两个常被混淆的指标:无噪声分辨率(Noise-Free Resolution)和峰峰值分辨率。前者按峰峰值噪声计算,通常比ENOB低2~3位,代表“稳定不跳码”的位数。在称重、压力、温度这类需要稳定读数的场合,应优先看无噪声分辨率,而不是ENOB。

噪声指标:从RMS到峰峰值,从输入折合到输出

ADI数据手册通常给出以μV RMS表示的输入折合噪声,并附不同增益、不同输出数据率(ODR)下的噪声表。选型时要做两件事:一是把噪声折算到输入端,与传感器满量程比较;二是把噪声与目标动态范围挂钩。例如某Σ-Δ ADC在增益128、ODR=10SPS时输入折合噪声为0.05μV RMS,若电桥满量程输出为±10mV,则动态范围约为 20mV / (6.6×0.05μV) ≈ 6×10^4,约合15.9位无噪声分辨率。这个换算过程,比单纯比较“24位”有意义得多。

噪声还与数据率强相关。Σ-Δ型ADC的噪声随ODR降低而下降,大致每降低4倍ODR,噪声改善约6dB。因此选型时必须锁定“目标ODR下的噪声”,而不是手册首页的典型值。

采样率与信号带宽:别让速度指标误导架构选择

采样率决定可处理的信号带宽,按奈奎斯特准则需满足 fs ≥ 2×BW,工程上通常留5~10倍余量。但采样率的选择会直接改变架构:

  • Σ-Δ架构:高分辨率、低带宽,适合DC~几kHz的精密测量,如称重、温度、应变;
  • SAR架构:中高分辨率、中高速度,适合多通道扫描、电机控制、音频采集;
  • 流水线架构:高速度、中分辨率,适合通信、雷达、高速数据采集。

如果目标信号只有几十Hz,却选了SAR,往往要额外加模拟前端滤波和过采样,反而增加噪声与成本;反之,若需要100kSPS以上,Σ-Δ通常无法胜任。因此采样率不是孤立参数,而是架构筛选的第一道门槛。

功耗与通道密度:便携与多通道系统的关键约束

功耗指标要结合“每通道功耗”和“待机功耗”一起看。便携式多参数监护仪可能要求每通道功耗低于10mW,同时保持16位以上有效精度;而工业多通道数据采集更关注通道密度与串扰。ADI的AD7124、AD7768等器件在功耗与通道数上做了不同取舍:AD7124强调低功耗与集成PGA,AD7768强调同步采样与高通道密度。选型时应先明确系统是“电池供电优先”还是“通道数优先”。

从信号链需求反推器件:一个可执行的选型路径

下面给出一个可复用的选型判断流程,把上述指标串成一条决策链。图中从传感器输出出发,依次经过动态范围、带宽、通道数、功耗四个判断节点,最终收敛到架构与具体系列。

从信号链需求到ADI转换器选型的决策链 传感器输出 满量程 / 输出阻抗 / 共模 ① 目标动态范围 ENOB / 无噪声分辨率 ② 信号带宽 fs ≥ 5×BW ③ 通道数 同步 / 扫描 ④ 功耗预算 每通道 mW Σ-Δ 架构 DC~几kHz,高分辨率 AD7124 / AD7768 / AD717x SAR 架构 中高速,多通道扫描 AD7606 / AD4630 / AD400x 流水线架构 高速,通信/雷达 AD9xxx / AD96xx 选型后的关键验证项 噪声验证 目标ODR下输入折合噪声 换算无噪声分辨率 线性与增益误差 INL / 增益漂移 是否需系统校准 功耗与接口 SPI / 菊花链 / 隔离 待机与唤醒时间

以一台便携式电子秤为例:传感器为1mV/V电桥,激励3V,满量程输出约3mV;目标分辨1g,量程5kg,即需要约1/5000的动态范围,约12.3位无噪声分辨率;信号带宽低于10Hz。按决策链,动态范围与带宽都指向Σ-Δ架构,通道数为1,功耗预算约5mW。此时AD7124在增益128、ODR=10SPS下输入折合噪声约0.05μV RMS,远优于所需,且功耗满足要求,是合理选择。若换成SAR,则需额外前端放大与滤波,噪声和成本都更难控制。

选型时最容易踩的三个坑

坑一:用位数代替精度。24位ADC在高速下的ENOB可能只有16位,必须查目标ODR下的噪声表。

坑二:忽略输入结构。PGA增益、共模范围、输入阻抗会直接影响噪声与量程,选型时要与传感器输出阻抗匹配。

坑三:只看典型值。手册首页的典型噪声往往在最优条件下测得,实际应看最大值与温度范围内的漂移指标。