3. 低噪声电源与基准设计
高精度数据采集系统的分辨率一旦进入 18 bit 以上，电源与基准就不再是“供电”问题，而是直接决定有效位数（ENOB）的误差源。以 ADI 的 ADR 系列基准和低噪声 LDO 为例，一个 20 bit、±10 V 量程的系统，1 LSB 约为 19 µV；若基准的 1/f 噪声在 0.1–10 Hz 内达到 3 µVp-p，就已经吃掉约 0.16 LSB 的直流精度，而开关电源的开关纹波若通过基准或 ADC 电源耦合进来，还会在频谱上形成杂散。因此本节的核心不是“选一个低噪声器件”，而是把电源、基准、去耦、接地当作一条完整的噪声传递链来设计。
一、电源噪声如何进入信号链
电源噪声进入 ADC 或基准有三条主要路径：一是通过器件的电源抑制比（PSRR）有限而直接传导；二是通过基准输出端与电源之间的寄生耦合；三是通过地回路上的共模电流形成地弹。PSRR 通常以 dB 表示，定义为电源电压变化与输出误差变化之比。例如某 LDO 在 100 kHz 时 PSRR 为 60 dB，意味着 100 mV 的电源纹波在输出端只剩 100 µV。但 PSRR 随频率下降很快，到了 1 MHz 往往只剩 20–30 dB，所以高频开关噪声不能只靠 LDO 的 PSRR 来压。
开关电源（如 Buck）的噪声集中在开关频率及其谐波，典型 500 kHz–2 MHz，同时还有因开关节点 dv/dt 引起的宽带振铃。LDO 对低频 PSRR 好，但对高频抑制弱；开关电源效率高但噪声大。工程上常见的组合是“开关电源预稳压 + 低噪声 LDO 后置”，让 LDO 承担 100 kHz 以下的抑制，而高频靠 LDO 输出电容、铁氧体磁珠和 RC/LC 后置滤波来衰减。
二、LDO 与开关电源的噪声抑制分工
选择 LDO 时，不能只看“输出噪声”一个指标。ADI 的低噪声 LDO（如 LT3045、ADM7150 一类）通常给出 10 Hz–100 kHz 的 RMS 噪声，例如 0.8 µVrms 到 1 µVrms 量级，同时 PSRR 在 100 kHz 可达 60–70 dB。但要注意，LDO 的噪声指标是在特定输出电流和输出电容下测得的，负载电流增大时噪声和 PSRR 都会恶化。实际设计中应把 LDO 的输入输出压差控制在 0.5–1 V，既保证 PSRR，又避免功耗过大。
开关电源后置 LDO 时，LDO 的输入纹波不能太大。若 Buck 输出纹波为 20 mVp-p，LDO 在 100 kHz 的 PSRR 为 60 dB，则输出纹波约 20 µVp-p，对 20 bit 系统仍偏大。此时可在 LDO 前加一级 LC 或 π 型滤波，把 100 kHz–1 MHz 的纹波先压 20 dB，再交给 LDO。铁氧体磁珠的选择要看直流电阻和额定电流，例如 600 Ω@100 MHz、DCR 0.05 Ω、额定 1 A 的磁珠，压降仅 50 mV，适合放在 LDO 输入端。
三、ADR 系列基准选型要点
ADR 系列覆盖从 ADR4525（2.5 V）、ADR4550（5.0 V）到 ADR1399 等不同等级。选型时先看初始精度和温度系数：例如 ADR4525 初始精度 ±0.02%，温度系数 2 ppm/°C，适合 18–20 bit 系统；若系统工作在宽温范围且要求 0.5 ppm/°C 级，则需选 ADR1399 或 ADR4540 等更高等级。其次看 1/f 噪声（0.1–10 Hz），ADR4525 约 1.25 µVp-p，ADR1399 可低至 0.25 µVp-p，后者更适合 24 bit 级直流测量。
基准的输出电流能力也要匹配 ADC 的 REF 输入电流。SAR ADC 的 REF 引脚在转换瞬间会抽取电荷，形成电流尖峰，若基准输出阻抗或去耦不足，REF 电压会瞬间跌落，导致转换误差。典型做法是在基准输出端加 1–10 µF 陶瓷电容，并串一个小电阻（如 10 Ω）与 ADC REF 引脚之间形成 RC 滤波，既吸收尖峰又隔离基准与 ADC 之间的相互干扰。注意这个电阻会引入压降，需根据 REF 输入电流核算，例如 10 Ω × 100 µA = 1 mV，对 5 V 基准是 0.02%，可接受。
四、去耦与接地的具体做法
去耦不是“每个电源引脚放一个 0.1 µF”就结束。应按频段分工：大容量电容（10–100 µF）负责低频储能和稳压，中频用 1 µF，高频用 0.1 µF 并尽量靠近引脚。电容的等效串联电感（ESL）决定其高频阻抗，因此 0.1 µF 的封装应选 0402 或 0603，回路面积最小。对于基准和 ADC 的 REF 引脚，建议单独走一条短而宽的走线，并在引脚旁放置 0.1 µF + 1 µF 组合。
接地策略上，混合信号系统推荐“分区不分割”的地平面：模拟地和数字地在 PCB 上各自成区，但在 ADC 下方单点连接，避免数字回流穿过模拟区。若使用开关电源，其功率回路（输入电容—开关管—电感—输出电容）面积要最小，且远离基准和模拟输入走线。磁珠跨接数字地与模拟地时，应预留 0 Ω 电阻位置，便于后期根据实测噪声调整。
五、一个可复用的设计检查清单
| 检查项 | 目标值/做法 | 判断依据 |
|---|---|---|
| LDO 输入纹波 | < 20 mVp-p | 示波器 AC 耦合，20 MHz 带宽限制 |
| LDO PSRR @100 kHz | ≥ 60 dB | 手册曲线，结合实际输出电流 |
| 基准 1/f 噪声 | ≤ 1.25 µVp-p（20 bit） | 0.1–10 Hz 峰峰值，手册或实测 |
| 基准去耦 | 0.1 µF + 1–10 µF 就近 | REF 引脚纹波 < 10 µVp-p |
| 地平面 | 模拟/数字分区，单点汇合 | 零输入 FFT 无数字回流杂散 |
| 开关回路 | 面积最小，远离模拟区 | 近场探头扫描无异常热点 |
把上述参数落到具体设计时，建议先用 LDO 后置方案把 100 kHz 以下噪声压住，再用磁珠和 RC 滤波处理高频，基准单独走线并就近去耦，最后通过零输入噪声和 FFT 验证。只有电源、基准、去耦、接地四者协同，才能让 20 bit 以上的 ADC 真正发挥出标称分辨率。