1. 高精度数据采集系统架构

高精度数据采集系统（DAQ）的本质，是把物理世界中被测量（温度、压力、应变、电流、电压等）经过传感、调理、采样、量化、数字处理，最终变成可被处理器或上位机使用的稳定数字码。理解这条链路，比记住某个芯片型号更重要——因为系统的精度上限往往由链路中最薄弱的一环决定，而不是由最贵的 ADC 决定。

一、完整信号链的六个环节

一条典型的精密信号链可以拆成六个环节，每个环节都引入误差、噪声或带宽限制：

• 传感器/换能器：把物理量转为电信号。输出可能是 μV 级差分电压（热电偶、称重传感器）、pC 级电荷（压电）、或 Ω 级电阻变化（RTD、应变片）。
• 激励与前端调理：为传感器提供恒流/恒压激励，并完成缓冲、放大、共模抑制。例如 RTD 用恒流激励，桥式传感器用比例激励。
• 模拟滤波与增益：用仪表放大器（INA）或可编程增益放大器（PGA）把微弱信号抬升到 ADC 满量程附近，同时用 RC 或抗混叠滤波器限制带外噪声。
• 采样与量化（ADC）：把连续模拟量转为离散数字码。Σ-Δ 型适合低速高分辨率，SAR 型适合中高速中等分辨率。
• 数字接口与隔离：SPI、I²C、LVDS 等把数据送到 MCU/FPGA，工业场景常加数字隔离以抗地环路。
• 数字处理与输出：滤波、校准、线性化、单位换算，最终输出工程量。

下面这张图给出从传感器到数字输出的信号链结构，并标注了每一级的关键器件类型与主要误差来源。

二、四个关键性能指标

分辨率是 ADC 能区分的最小码位，通常用位数表示。24 位 ADC 在 ±2.5 V 满量程下，1 LSB ≈ 2×2.5/2²⁴ ≈ 0.298 μV。但分辨率不等于精度——一个 24 位 ADC 的有效位数（ENOB）可能只有 20 位，因为噪声吃掉了低位码。

精度是测量值与真值的接近程度，包含增益误差、失调误差、非线性（INL/DNL）和基准误差。系统精度常用“总不可调误差（TUE）”描述，例如某 16 位 ADC 的 TUE 为 ±0.05% FSR，意味着满量程 10 V 时最大误差约 ±5 mV。

噪声决定可分辨的最小信号。常用指标是 RMS 噪声（μVrms）或无噪声码分辨率。例如某 Σ-Δ ADC 在 10 SPS、增益 128 时输入折合噪声为 0.15 μVrms，则峰峰值噪声约 6.6×0.15 ≈ 1 μV，对应约 20 位无噪声分辨率。噪声与带宽直接相关：带宽越宽，噪声越大。

带宽决定系统能跟踪多快的信号变化。Σ-Δ ADC 的输出速率（ODR）与建立时间、滤波器阶数相关；SAR ADC 的采样率与输入驱动能力相关。选择带宽时要同时考虑抗混叠滤波器的截止频率，通常取 fc ≤ fs/2.5。

三、ADI 精密信号链选型地图

ADI 的精密信号链产品可以按“传感器类型 → 前端 → ADC → 基准 → 隔离/接口”来组织选型。下表给出常见场景的选型参考（型号为示例，具体以数据手册为准）：

四、一个教学示例：24 位 RTD 采集链路

假设用 PT100 测 0～200 ℃，目标分辨率 0.01 ℃。PT100 在 0 ℃ 为 100 Ω，200 ℃ 约 175.86 Ω，灵敏度约 0.385 Ω/℃。若用 1 mA 恒流激励，0 ℃ 时输出 100 mV，200 ℃ 时 175.86 mV，每 0.01 ℃ 对应约 3.85 μV。

选择 AD7124-8，增益设为 32，则输入满量程约 ±2.5 V/32 ≈ ±78 mV，1 LSB ≈ 156 mV/2²⁴ ≈ 9.3 nV，远小于 3.85 μV，分辨率足够。但要注意：1 mA 激励在 PT100 上产生 100～176 mV 压降，自热约 0.1～0.18 mW，可能引起 0.01～0.05 ℃ 自热误差，需在软件中补偿或降低激励电流。

配置要点：

// AD7124-8 关键配置（示例）
// 通道：AIN0(+)/AIN1(-)，差分
// 增益：32
// 激励电流：1 mA，从 AIN2 输出
// 滤波：Sinc4，ODR = 10 SPS
// 基准：内部 2.5 V 或外部 ADR4525
// 校准：内部零标度 + 满标度校准

采集到码值后，先做零点和满度校准，再用 Callendar-Van Dusen 公式把电阻转温度。判断结果是否达标：在 0 ℃ 和 100 ℃ 两点用标准电阻箱替代 PT100，观察读数偏差是否小于 0.05 ℃；若偏差大，优先检查基准漂移和激励电流精度，而不是先怀疑 ADC。

总结来说，高精度 DAQ 的设计核心是“匹配”：传感器输出范围与 PGA 增益匹配、信号带宽与 ODR 匹配、噪声预算与分辨率目标匹配、基准精度与系统精度匹配。把这四组匹配做对，链路才能从传感器稳定地走到可信的数字输出。