VIP20
本课程属于：206-Cadence数字后端与先进芯片实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Cadence数字芯片拥塞与收敛优化

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与拥塞问题全景
目标=数字芯片物理设计流程中拥塞的定… · 来源 · 对PPA的影响
课程导入拥塞问题全景
02
拥塞的物理与逻辑成因
目标=标准单元密度 · 引脚密度 · 布线资源
拥塞的物理逻辑成因
03
Cadence实现平台与数据准备
目标=Innovus/Genus等工… · 库文件 · LEF/DEF
Cadence实现平台
04
拥塞度量与可视化分析
目标=overflow · congestion map · hotspot
拥塞度量可视化分析
05
布局规划阶段的拥塞预防
目标=floorplan · 宏单元摆放 · IO规划
布局规划阶段的拥…floorplan
06
标准单元布局与拥塞控制
目标=placement策略 · 密度控制 · 局部去密
标准单元布局拥塞控制
07
时钟树综合与拥塞的交互
目标=CTS对布线资源的影响 · 时钟偏差与拥塞的权衡 · 有用偏差与时钟门控布局的Cadenc…
时钟树综合拥塞的交互
08
布线前拥塞预估与修复
目标=global route拥塞分… · 试布线 · congestion-driven…
布线前拥塞预估修复
09
全局布线与详细布线中的拥塞消解
目标=router行为 · 层分配 · 通孔策略
全局布线详细布线
10
逻辑优化与拥塞收敛
目标=综合与物理综合中的逻辑重构 · 门控克隆 · 缓冲插入
逻辑优化拥塞收敛
11
电源网络与拥塞的协同优化
目标=PG mesh密度 · IR drop与布线资源的矛盾 · 电源规划对信号拥塞的影响及Caden…
电源网络拥塞的协同优化
12
宏单元与IP集成中的拥塞挑战
目标=硬核 · 存储器 · 模拟IP周围的引脚访问
IP宏单元
13
层次化设计与拥塞管理
目标=partition划分 · 接口时序与布线 · 顶层与模块间拥塞传递
层次化设计拥塞管理
14
多电压域与拥塞
目标=电平转换器 · 隔离单元 · 电源域边界对布局布线的影响
多电压域拥塞
15
时序驱动与拥塞驱动的平衡
目标=时序违例修复与拥塞缓解的冲突 · 优先级设置 · Cadence工具中的多目标优化策略
时序驱动拥塞驱动的平衡
16
信号完整性与串扰对拥塞收敛的影响
目标=串扰引起的布线资源竞争 · 屏蔽与间距规则 · 以及Cadence中SI驱动的拥塞修…
信号完整性串扰对拥塞收敛的…
17
DFM与良率对拥塞优化的约束
目标=冗余通孔 · 线宽线距 · CMP填充等对布线资源的影响
DFM良率对拥塞优化的…
18
低功耗设计与拥塞
目标=时钟门控 · 电源门控 · 多阈值单元对布局布线的影响
低功耗设计拥塞
19
拥塞收敛的迭代流程与脚本自动化
目标=使用Tcl脚本 · Cadence命令与流程控制实现自动… · 修复与回归
拥塞收敛的迭代流…脚本自动化
20
拥塞热点的手动修复技巧
目标=在Innovus中通过编辑布局 · 添加blockage · 调整布线层
拥塞热点的手动修…Innovus
21
利用机器学习与预测进行拥塞优化
目标=Cadence工具中的ML能力 · 拥塞预测模型 · 数据驱动优化与传统方法的结合
利用机器学习预测进行拥塞优化
22
先进工艺节点下的拥塞新挑战
目标=FinFET · EUV · 多重曝光对布线资源的影响
先进工艺节点下的…FinFET
23
3D IC与硅中介层中的拥塞问题
目标=TSV · 微凸块 · 芯片间布线对拥塞的影响
IC3D
24
拥塞与收敛的签核检查
目标=DRC · LVS · 时序
拥塞收敛的签核检查
25
实战案例一
目标=中等规模SoC的拥塞从早期规划… · 使用Cadence工具链进行迭代与结…
实战案例一SoC
26
实战案例二
目标=高性能CPU模块的拥塞热点定位… · 结合时序与功耗约束的Cadence实…
实战案例二CPU
27
实战案例三
目标=低功耗IoT芯片的拥塞与功耗协… · 展示Cadence中多目标收敛的实际…
实战案例三IoT
28
实战案例四
目标=宏单元密集型设计的通道拥塞解决 · 通过floorplan调整与布线层优…
实战案例四目标=宏单元密集…
29
拥塞收敛的度量与报告
目标=如何量化拥塞改善 · 建立收敛标准 · 使用Cadence报告与可视化进行效…
拥塞收敛的度量报告
30
课程总结与前沿展望
目标=回顾核心方法 · 最佳实践 · 探讨Cadence工具演进与拥塞优化…
课程总结前沿展望