VIP20

本课程属于：205-Cadence Virtuoso模拟混合信号IC设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Virtuoso高速模拟接口电路设计

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与设计环境搭建

目标=明确高速模拟接口电路的设计目标 · 性能指标与典型应用场景 · 在Virtuoso中完成CIW

课程导入设计环境搭建

高速接口信号与传输线基础

目标=掌握趋肤效应 · 介质损耗 · 阻抗匹配

高速接口信号传输线基础

工艺库与PDK导入实战

目标=学习如何为高速模拟接口选择合适… · 导入PDK · 设置模型库与仿真corner

高速MOS器件建模与版图寄生提取

目标=理解ft/fmax · Cgd · Cgs

无源器件高频建模与优化

目标=针对电感 · 变压器 · 传输线

无源器件高频建模优化

偏置电路与电流镜的高速设计

目标=设计具有高PSRR · 低噪声 · 快速建立特性的偏置网络

偏置电路电流镜的高速设计

高速放大器核心架构选择

目标=对比Cherry-Hooper · TIA · 分布式放大器

高速放大器核心架…Cherry-Hoope…

差分放大器与共模反馈设计

目标=设计全差分高速放大器 · 加入共模反馈网络 · 在Virtuoso中仿真CMRR

差分放大器共模反馈设计

电感峰化与带宽扩展技术

目标=掌握并联峰化 · 串联峰化 · T-coil等带宽扩展方法

电感峰化带宽扩展技术

跨阻放大器设计实战

目标=面向光通信或高速接收前端 · 设计TIA电路 · 在Virtuoso中完成噪声

跨阻放大器设计实…目标=面向光通信…

高速比较器与判决电路设计

目标=设计锁存器型比较器 · StrongARM比较器 · 在Virtuoso中仿真失调

高速比较器判决电路设计

时钟占空比校正与相位插值

目标=设计DCC · 相位插值器与时钟缓冲链 · 在Virtuoso中完成占空比

时钟占空比校正相位插值

SerDes发送端驱动器设计

目标=设计电压模 · 电流模输出驱动器与预加重/去加重电路 · 在Virtuoso中仿真输出摆幅

SerDes发送端驱动器设计

SerDes接收端均衡器设计

目标=设计CTLE · DFE · FFE等均衡电路

SerDes接收端均衡器设计

CDR环路与锁相环基础

目标=理解电荷泵PLL · 延迟锁定环 · 相位插值CDR架构

高速接口ESD与可靠性设计

目标=学习ESD保护器件 · 闩锁效应与可靠性规则 · 在Virtuoso中设计ESD网络并…

ESD高速接口

电源完整性与去耦网络设计

目标=分析电源噪声 · 地弹与PDN阻抗 · 在Virtuoso中建立片上去耦电容…

电源完整性去耦网络设计

版图对称性与高速信号布线

目标=掌握差分对匹配 · 寄生平衡 · 屏蔽与接地策略

版图对称性高速信号布线

寄生参数提取与后仿真流程

目标=使用Quantus或Star-… · 在Virtuoso中完成PEX设置 · 后仿真与前后仿对比分析

寄生参数提取后仿真流程

蒙特卡洛与工艺角仿真

目标=设置工艺角 · 温度 · 电压与器件失配

蒙特卡洛工艺角仿真

噪声分析与优化

目标=掌握闪烁噪声 · 热噪声 · 电源噪声与抖动的关系

噪声分析优化

抖动、眼图与误码率协同仿真

目标=理解RJ · DJ · TJ与浴盆曲线

高速ADC接口电路设计

目标=设计采样保持 · 时钟缓冲与输入驱动 · 在Virtuoso中仿真采样带宽

高速DAC接口电路设计

目标=设计电流舵DAC输出级与开关驱… · 在Virtuoso中仿真建立时间 · 毛刺

CML与LVDS接口电路设计

目标=设计CML · LVDS · SST等高速接口标准电路

均衡与预加重联合优化实战

目标=针对具体信道 · 联合优化TX FFE与RX CTLE… · 在Virtuoso中完成系统级仿真与…

均衡预加重联合优化实…

高速接口的电磁兼容与串扰抑制

目标=分析近端/远端串扰 · 地弹与辐射 · 在Virtuoso中结合EM仿真优化…

高速接口的电磁兼…串扰抑制

低功耗高速接口设计技术

目标=学习电源门控 · 体偏置 · 低摆幅信号与自适应偏置

低功耗高速接口设…目标=学习电源门…

完整高速接口链路集成与验证

目标=将TX · 信道 · RX

完整高速接口链路…验证

设计总结、测试与量产考量

目标=总结设计流程与检查清单 · 讨论硅后测试 · 封装影响

设计总结测试