VIP20

本课程属于：205-Cadence Virtuoso模拟混合信号IC设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Cadence Virtuoso PLL与时钟电路设计

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与设计环境搭建

目标=PLL与时钟电路在芯片中的角色 · Cadence Virtuoso平台… · 创建库与原理图

课程导入设计环境搭建

PLL系统级架构与指标定义

目标=整数分频与小数分频架构对比 · 环路带宽 · 相位裕度

PLL系统级架构

鉴频鉴相器（PFD）设计与仿真

目标=三态PFD结构 · 死区与盲区问题 · 复位路径延迟优化

PFD鉴频鉴相器

电荷泵（CP）设计与电流匹配

目标=共源共栅电流镜 · 上下电流失配分析 · 电荷注入与时钟馈通

环路滤波器设计与参数计算

目标=二阶与三阶无源滤波器 · 零极点配置 · 带宽与相位裕度折中

环路滤波器设计参数计算

压控振荡器（VCO）基础与LC振荡器设计

目标=LC谐振腔 · 负阻模型 · 品质因数

环形振荡器（Ring VCO）设计与调谐

目标=差分延迟单元 · 电流饥饿型与反相器链结构 · 调谐范围与增益

分频器设计与仿真

目标=CML与TSPC分频器 · 可编程分频比 · 双模预分频器

分频器设计仿真

PLL开环与闭环仿真方法

目标=环路稳定性分析 · AC与PSS/Pnoise仿真设置 · 锁定过程瞬态仿真

整数N PLL整体集成与优化

目标=模块互联 · 寄生提取 · 锁定时间与相位噪声折中

小数N分频PLL架构与Sigma-Delta调制器

目标=小数分频原理 · 一阶与三阶MASH调制器 · 量化噪声整形

小数N PLL的杂散与噪声优化

目标=分数杂散来源 · DAC补偿与相位内插技术 · 在Virtuoso中仿真小数杂散并优…

时钟分配网络与缓冲器设计

目标=时钟树拓扑 · 缓冲器链尺寸优化 · 偏斜与抖动预算

时钟分配网络缓冲器设计

时钟占空比校正电路

目标=占空比误差来源 · DCC环路结构 · 边沿组合与积分检测

时钟占空比校正电…目标=占空比误差…

多相时钟生成电路

目标=多相滤波器 · 环形振荡器多相输出 · 正交时钟生成

多相时钟生成电路目标=多相滤波器

低抖动时钟接收器与CDR基础

目标=时钟接收机前端 · 均衡与限幅 · CDR环路架构

CDR低抖动时钟接收器

PLL电源噪声与抑制技术

目标=电源噪声耦合路径 · LDO与去耦 · 电源抑制比仿真

PLL电源噪声

PLL版图设计与寄生优化

目标=对称布局 · 屏蔽与保护环 · 寄生电容与电阻提取

PLL版图设计

PLL测试与测量方法

目标=片上抖动测量 · 锁定检测 · 眼图与相位噪声测量

时钟电路低功耗设计技术

目标=电源门控 · 自适应偏置 · 多阈值电压

时钟电路低功耗设…目标=电源门控

工艺角与温度仿真

目标=PVT变化对PLL的影响 · 蒙特卡洛与失配分析 · 在Virtuoso中设置工艺角仿真并…

工艺角温度仿真

PLL行为级建模与混合仿真

目标=Verilog-A模型 · 行为级与晶体管级协同仿真 · 在Virtuoso中实现PLL行为模…

PLL行为级建模

扩频时钟（SSC）设计与仿真

目标=SSC调制原理 · 三角波调制与EMI抑制 · 在Virtuoso中实现SSC并仿真…

SSC扩频时钟

时钟抖动分解与建模

目标=随机抖动与确定性抖动 · 抖动传递函数 · 在Virtuoso中通过Pnoise…

时钟抖动分解建模

PLL锁定时间与带宽优化

目标=环路带宽与锁定时间折中 · 自适应带宽控制 · 在Virtuoso中优化环路参数并仿…

PLL锁定时间

多环路PLL与级联架构

目标=双环路PLL · 级联PLL · 参考时钟净化

时钟数据恢复（CDR）中的PLL应用

目标=CDR架构 · 相位插值器 · 频率捕获与跟踪

PLL在高速SerDes中的应用

目标=SerDes时钟架构 · 发送端PLL与接收端CDR · 在Virtuoso中搭建SerDes…

PLL在射频频率合成中的应用

目标=射频PLL架构 · 小数分频与杂散抑制 · 在Virtuoso中设计射频PLL并…

PLL射频频率合成

课程综合项目

目标=从指标到流片——完成一个完整P… · 仿真 · 版图与验证

课程综合项目目标=从指标到流…