📚 课程目录第4章高速MOS器件建模与版图寄生提取

4. 高速MOS器件建模与版图寄生提取

在低速电路中，我们习惯把MOS管当成一个由W/L和偏置电流决定的压控电流源；但到了数十GHz的接口电路里，器件本身已经变成一个分布式的寄生网络。同一版图尺寸的管子，前仿（schematic）与后仿（extracted view）的增益、带宽、稳定性可能相差30%以上，差异几乎全部来自版图寄生。本节的目标是建立一套可复现的流程：理解ft/fmax、Cgd、Cgs、Ron这些高频参数的定义与相互关系，在Virtuoso中搭建器件测试台，用SP仿真提取寄生电容，并把前仿与后仿结果放在同一张曲线上对比。

一、高频参数的定义与相互制约

先明确参照约定：以下所有电容、电流方向均以NMOS共源、源极接地、栅极接输入、漏极接负载为基准，小信号参数在指定直流工作点下提取。

ft（单位电流增益截止频率）定义为电流增益|h21|下降到1时的频率。在忽略寄生电阻的简化模型下，ft ≈ gm / (2π·(Cgs + Cgd))。它衡量的是“栅极把电荷推入沟道”的效率，因此与Cgs强相关，与漏端负载几乎无关。

fmax（单位功率增益截止频率）定义为最大可用功率增益MAG下降到1时的频率。它比ft更贴近实际射频接口，因为要同时考虑栅电阻Rg、输出电阻Rds、Cgd构成的反馈通路。工程近似式可写为：

fmax ≈ ft / (2·sqrt( (Rg + Rs + Rds·(1+gm·Rg)) · gm·Cgd/(Cgs+Cgd) ))

这个式子说明：即使ft很高，只要Rg偏大或Cgd偏大，fmax就会明显塌陷。因此版图阶段降低栅电阻（多指、双端接触）和控制Cgd（漏栅交叠、屏蔽）比单纯加宽管子更有效。

Cgs与Cgd是高频建模的核心。Cgs由沟道电荷与栅源交叠电容构成，近似正比于W·L·Cox；Cgd主要来自栅漏交叠区，在饱和区虽然本征部分很小，但交叠电容Cgd,ov依然存在，且通过Miller效应被放大(1+Av)倍，直接限制带宽并引入反向隔离恶化。

Ron是导通电阻，在开关或共源放大器中决定输出摆幅与热噪声。Ron ≈ 1/(μn·Cox·(W/L)·(Vgs−Vth))，与Cgs存在直接矛盾：W增大使Ron下降，但Cgs、Cgd同步上升，ft下降。这个矛盾正是高速器件尺寸选择的核心权衡。

二、在Virtuoso中搭建器件测试台

测试台的目标不是“跑一次仿真”，而是让ft、fmax、Cgs、Cgd、Ron都能被单独观测。推荐用SP（S参数）仿真配合DC工作点，而不是只用AC仿真，因为ft/fmax的定义基于功率增益，必须用S参数计算。

具体搭建过程如下。新建一个cellview，命名为nmos_hf_tb。从工艺库调用目标NMOS（例如nf=8、W=2μm、L=60nm的射频管），栅极通过理想偏置网络接Vgs=0.7V，漏极接Vdd=1.0V，源极接地。在栅极和漏极分别放置port，port阻抗设为50Ω，这是S参数仿真的标准参考阻抗。在漏极串联一个理想RFC（大电感）到Vdd，避免交流信号被电源短路，同时保证直流偏置正常。

仿真设置分两步。第一步做DC工作点分析，确认器件处于饱和区：Vds≈0.3V以上，Vgs−Vth≈0.2V以上，记录gm、gds、Vth、Cgs、Cgd的op值。第二步做SP分析，频率范围从1GHz扫到200GHz，每十倍频程取20个点，扫描类型选logarithmic。在输出端用计算器函数提取h21和MAG：

h21 = 2*S21 / ((1-S11)*(1+S22) + S12*S21)
MAG = |S21|/|S12|   (当Kf < 1时)
ft  = cross(h21, 1, 1, "either")
fmax = cross(MAG, 1, 1, "either")

这里cross函数用于找曲线与增益=1的交点，单位是Hz。注意h21和MAG都要用dB20显示，交点对应0dB。如果曲线在扫描范围内没有穿过0dB，说明频率上限不够，需要把fstop提高到300GHz。

三、寄生电容提取与后仿设置

前仿完成后，进入版图阶段。用Layout XL生成版图，注意射频管的常见做法：采用多指结构（finger=8），每指宽度不宜过大，以降低栅电阻；源漏交替排列，用双端接触减小Rg；在器件外围加guard ring抑制衬底耦合。版图DRC、LVS通过后，用Quantus QRC或Star-RC进行寄生提取，输出extracted view。

提取时有两个关键设置。第一，提取模式选RC，不要只选C，因为高频下栅电阻和通孔电阻不可忽略。第二，频率相关提取要打开，因为衬底电容和金属趋肤效应随频率变化。提取完成后，在ADE中把器件替换为extracted view，其余测试台保持不变，重新跑DC和SP。

对比时不要只看ft一个数。建议同时观察三条曲线：h21随频率的下降斜率、MAG随频率的下降斜率、以及Cgd在op中的变化。如果后仿Cgd从6fF涨到11fF，而fmax从85GHz掉到54GHz，说明漏栅交叠和Miller反馈是主要矛盾，此时应优先优化漏极金属走线，减少与栅极的平行耦合，而不是继续加宽管子。

提取寄生后，先检查op中的Cgs、Cgd、Rg是否合理。如果Cgd增加超过50%，通常意味着版图漏栅间距过小或交叠区过大，应先改版图再继续仿真，不要用调偏置的方式掩盖寄生问题。

四、结果判读与常见偏差

前仿与后仿出现差异是正常的，关键是判断差异是否在可接受范围。对于60nm射频NMOS，经验上ft后仿比前仿低15%~25%，fmax低25%~40%，Cgd增加50%~100%。如果后仿ft下降超过35%，通常说明版图寄生过大，需要检查多指结构的栅电阻是否被正确提取，以及源漏结电容是否被重复计算。

另一个常见问题是仿真频率范围不足。ft和fmax的定义要求曲线必须穿过0dB，如果扫描到200GHz时h21仍在0dB以上，说明器件ft高于200GHz，此时应提高fstop，否则cross函数会返回错误值。此外，port阻抗必须保持50Ω，如果为了匹配而改变port阻抗，ft和fmax的数值会失去可比性。

最后，Ron的提取要在DC下单独做。把Vgs从0扫到1.2V，Vds固定为0.1V，用Idc除以Vds得到Ron曲线。注意Ron与Cgs的权衡：如果Ron要求小于5Ω，而Cgs已经接近40fF，那么ft可能已经低于80GHz，此时需要重新评估器件尺寸是否适合目标频段。整个流程的核心不是追求某一项指标最优，而是在ft、fmax、Ron、Cgd之间找到与接口电路需求匹配的工作点。