VIP20

本课程属于：205-Cadence Virtuoso模拟混合信号IC设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Virtuoso模拟芯片签核与流片准备

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与签核全景

目标=明确模拟芯片从设计完成到流片签… · 关键里程碑 · Virtuoso平台在签核阶段的核心…

课程导入签核全景

签核数据准备与版本管理

目标=在Virtuoso中整理最终原… · 符号 · CDF

签核数据准备版本管理

DRC规则解读与Virtuoso验证环境搭建

目标=加载代工厂DRC规则文件 · 配置Assura或PVS验证环境 · 理解规则分层

DRC违例分析与修复实战

目标=针对典型模拟版图DRC错误（间… · 宽度 · 包围

DRC违例分析

LVS原理与Virtuoso LVS流程

目标=理解LVS比对逻辑 · 配置提取文件与网表生成 · 在Virtuoso中运行LVS

LVS调试与版图网表一致性

目标=使用LVS调试工具分析错误报告 · 结合Layout与Schematic… · 修复软连接

ERC电气规则检查与修复

目标=运行ERC检查浮空栅 · 衬底未连接 · 电源短路等电气问题

ERC电气规则检查

天线效应检查与修复

目标=理解天线比计算 · 运行天线检查 · 使用跳线

天线效应检查修复

寄生参数提取与后仿真准备

目标=使用Quantus或Star-… · 生成SPEF或DSPF · 在Virtuoso ADE中设置后仿…

寄生参数提取后仿真准备

后仿真分析与性能签核

目标=运行后仿真 · 评估寄生对增益 · 带宽

后仿真分析性能签核

EM/IR分析基础与Virtuoso集成

目标=理解电迁移与IR Drop原理 · 使用Voltus或Virtuoso… · 识别过流与压降风险

EM/IR修复与电源网络加固

目标=根据EM/IR分析结果 · 加宽走线 · 增加过孔

ESD与Latch-up检查

目标=理解ESD保护结构与Latch… · 运行代工厂ESD/LUP规则检查 · 修复保护环

器件匹配与可靠性签核

目标=针对模拟电路匹配要求 · 检查共质心 · dummy

器件匹配可靠性签核

金属密度与填充

目标=理解金属密度规则 · 使用Virtuoso或代工厂填充工具… · 多晶硅填充

金属密度填充

芯片顶层集成与Pad Ring签核

目标=在Virtuoso中完成顶层集… · 检查Pad · ESD

封装与Bump/ RDL签核

目标=针对倒装或WLCSP · 检查Bump/RDL版图规则 · 运行封装相关DRC

DFM与良率优化签核

目标=应用可制造性设计规则 · 检查通孔冗余 · 线宽均匀性

DFM良率优化签核

签核检查清单与自动化

目标=建立完整的签核检查清单 · 使用Virtuoso SKILL脚本… · 生成签核报告

签核检查清单自动化

GDSII导出与数据验证

目标=在Virtuoso中导出GDS… · 检查层号 · 数据类型

流片数据打包与文档准备

目标=整理最终GDS · 网表 · 寄生文件

流片数据打包文档准备

代工厂Tapeout评审与反馈

目标=模拟与代工厂进行Tapeout… · 理解常见拒收原因 · 处理反馈意见并更新数据

Tapeout代工厂

MPW与Full Mask流片流程

目标=对比MPW与Full Mask… · 准备相应数据 · 理解划片槽

硅后测试准备与测试芯片设计

目标=设计测试结构 · PAD · 测试模式

硅后测试准备测试芯片设计

常见签核失败案例剖析

目标=分析真实项目中DRC · LVS · 后仿

常见签核失败案例…DRC

先进工艺节点签核挑战

目标=讨论FinFET · FD-SOI等工艺下的新规则（如双重… · Fin规则）

先进工艺节点签核…FinFET

低功耗与电源管理签核

目标=针对多电源域设计 · 检查电源开关 · 隔离

低功耗电源管理签核

噪声与耦合签核

目标=分析衬底噪声 · 信号耦合 · 使用Virtuoso工具进行衬底噪声…

噪声耦合签核

签核项目实战

目标=完整走通一个模拟模块从DRC到… · 记录问题与解决方案 · 形成个人签核经验库

签核项目实战DRC

课程总结与流片复盘

目标=回顾签核与流片准备全流程 · 总结最佳实践 · 讨论如何持续改进签核效率与质量

课程总结流片复盘