1. 课程导入与签核全景

模拟芯片设计走到“功能基本正确”这一步,往往只完成了整个项目的一半。真正决定能否按时、按预算、按良率把芯片送进晶圆厂(Fab)的,是接下来这一整套被称为签核(Sign-off)的验证与确认过程。签核不是一次仿真,也不是一次 DRC,而是一组覆盖电气、物理、工艺、可靠性、可制造性的“放行条件”集合。只有当所有条件同时满足,设计数据库(通常以 GDSII/OASIS 形式)才被允许交付给流片(Tapeout)。本课程围绕 Virtuoso 平台,系统讲解模拟芯片从设计完成到流片签核的完整流程、关键里程碑与工具链,帮助你把“能跑通”的设计变成“能制造、能量产”的产品。

一、签核到底在签什么

签核的本质是回答三个问题:电路在真实工艺与真实环境下是否仍然正确?版图是否可被制造且不违反工艺规则?设计是否对工艺波动、寄生、温度、电压、噪声具备足够裕量? 围绕这三个问题,模拟签核通常包含以下核心类别:

  • 功能与性能签核:在包含寄生参数的网表上重跑关键仿真(DC、AC、TRAN、NOISE、PSS 等),确认增益、带宽、相位裕度、失调、噪声、建立时间等指标仍满足规格。
  • 物理验证签核:DRC(设计规则检查)、LVS(版图与原理图一致性)、ERC(电气规则检查)、天线效应检查、密度检查等。
  • 寄生提取与后仿签核:从版图提取 RC 寄生,生成 PEX 网表,进行后布局/后布线仿真。
  • 可靠性签核:EM(电迁移)、IR Drop、ESD 通路、Latch-up、SOA(安全工作区)等。
  • 工艺与统计签核:蒙特卡洛(Monte Carlo)、PVT 角(Corner)覆盖、失配分析、良率评估。
  • 可制造性与交付签核:DFM 检查、填充(Fill)、层次化处理、GDS 交付与 Mask 数据准备。

这些类别并非彼此独立,而是存在明确的依赖顺序:版图不完整则寄生提取无意义,寄生未提取则后仿结果不可信,后仿未通过则可靠性签核缺乏基础。因此,签核流程天然具有“里程碑”属性。

二、从设计完成到流片的里程碑

一个典型的模拟模块签核路径可以概括为:原理图冻结 → 版图完成 → 物理验证通过 → 寄生提取 → 后仿通过 → 可靠性与统计签核 → 数据交付 → Tapeout 评审。每个里程碑都有明确的“出口判据”,例如:

  • 原理图冻结:网表版本受控,所有器件参数、模型库、仿真激励已确认。
  • 版图完成:所有器件、走线、保护环、衬底接触、Pad 均已放置并连接。
  • 物理验证通过:DRC 零违例(或所有违例已获工艺厂豁免),LVS 完全匹配,ERC 无悬空与短路。
  • 寄生提取:提取模式(如 RC、C-only、R-only)与提取频率已确认,PEX 网表可复现。
  • 后仿通过:关键指标在后仿中仍满足规格,且与原理图仿真偏差在可解释范围内。
  • 可靠性签核:EM/IR 电流密度低于工艺限值,ESD 路径满足等级要求。
  • 统计签核:MC 良率、Corner 覆盖满足项目目标。
  • Tapeout 评审:签核清单全部关闭,GDS 版本冻结,交付 Fab。

需要强调的是,签核不是“最后一次性检查”,而是与版图迭代交织进行的。越早引入物理验证与寄生意识,后期返工成本越低。

三、Virtuoso 平台在签核阶段的核心工具链

Virtuoso 并非单一工具,而是一个覆盖设计、仿真、版图、验证、提取的集成环境。在签核阶段,最常使用的组件包括:

  • Virtuoso Schematic Editor / ADE:管理原理图与仿真环境,ADE Assembler 用于多角、多测试台批量仿真。
  • Virtuoso Layout Suite:版图编辑、层次化处理、DRC/LVS 驱动。
  • Assura / PVS / Pegasus:物理验证引擎,执行 DRC、LVS、ERC、天线检查。
  • Quantus QRC / Star-RC:寄生参数提取,生成 PEX 网表。
  • Spectre / Spectre X / APS:电路仿真引擎,支持后仿、MC、可靠性分析。
  • Virtuoso ADE Verifier / Coverage:签核覆盖度管理与结果追踪。
  • Voltus / Voltus-Fi:IR Drop 与 EM 分析(视工艺与配置而定)。

这些工具通过统一的设计数据库与版本管理协同工作。理解它们之间的数据流,比单独记住某个菜单命令更重要。

模拟芯片签核全景:从设计收敛到 Tapeout ① 设计收敛 原理图冻结 前仿指标达标 模型/激励确认 ② 版图与物理验证 Layout 完成 DRC / LVS / ERC 天线 / 密度检查 ③ 寄生提取与后仿 Quantus QRC 提取 PEX 网表生成 后仿指标复核 ④ 可靠性与统计 EM / IR Drop ESD / Latch-up MC / PVT 角 后仿不达标 → 版图/原理图迭代 ⑤ 数据交付与 Tapeout 评审 签核清单关闭 · GDS 冻结 · 版本归档 · 交付 Fab Mask 数据准备 · 流片放行 Virtuoso 签核工具链支撑 ADE / Spectre Layout Suite Assura / PVS Quantus QRC Voltus / Verifier

四、学习路径与实战目标

本课程不按工具菜单顺序讲解,而是按“签核任务”组织。你将沿着一条真实模块的签核路径推进:先建立签核全景与判据意识,再逐项掌握物理验证、寄生提取、后仿、可靠性、统计与交付。每一节都会给出可操作的参数、命令、检查点与判断依据,而不是停留在概念层面。

实战目标可以概括为三点:

  1. 能独立搭建签核环境:包括工艺库、模型角、PEX 配置、仿真测试台与结果目录结构。
  2. 能读懂并判断签核结果:知道 DRC 违例哪些必须修、哪些可豁免;知道后仿偏差多大算正常;知道 EM/IR 的限值来自哪里。
  3. 能形成可交付的签核证据链:从仿真日志、验证报告、提取设置到最终 GDS 版本,做到可追溯、可复现、可评审。
签核阶段最常见的误区是“先做完版图再考虑验证”。实际上,DRC/LVS 应在版图过程中持续运行,寄生提取应在关键模块完成后尽早试跑。越早暴露问题,迭代成本越低。
不同工艺厂(Foundry)对签核项目的要求差异很大。例如某些工艺要求天线检查必须通过,某些工艺对密度均匀性有额外规则。开始签核前,务必确认该工艺的签核清单(Sign-off Checklist)与豁免政策,不要凭经验套用其他项目。

接下来的章节将逐项展开这些任务。你现在需要建立的,是一张“签核地图”:知道每个阶段输入什么、输出什么、用什么工具、看什么指标、什么条件下可以进入下一阶段。这张地图会在后续每一节中被反复使用和细化。