4. 电荷泵（CP）设计与电流匹配

电荷泵是锁相环中把鉴频鉴相器（PFD）的相位误差转换为电荷量的关键模块，它的输出电流经环路滤波器积分后形成压控振荡器的控制电压。因此，电荷泵的上下电流是否匹配、开关切换时是否引入额外电荷，直接决定了 PLL 的静态相位误差、参考杂散和锁定后的控制电压纹波。本节围绕共源共栅电流镜、上下电流失配、电荷注入与时钟馈通，以及在 Virtuoso 中如何仿真静态与动态电流匹配展开。

一、为什么电荷泵需要共源共栅电流镜

电荷泵的核心是一对受 UP/DN 信号控制的电流源：UP 导通时向环路滤波器注入电流 I_up，DN 导通时从环路滤波器抽取电流 I_dn。理想情况下 I_up = I_dn，且开关切换不引入任何附加电荷。但实际电路中，电流源的输出阻抗有限，当电荷泵输出电压 V_ctrl 随锁定过程变化时，沟道长度调制效应会使电流随 V_ctrl 漂移，造成失配。

共源共栅（cascode）电流镜通过堆叠晶体管把输出节点的电压波动隔离在共源共栅管之外，使镜像电流对输出端电压不敏感。以 PMOS 电流源为例，M1 为镜像管、M2 为共源共栅管，M2 的源极跟随 V_ctrl 变化，但其漏极电流主要由 M1 的 V_GS 决定，因此输出阻抗可提升约 g_mr_o 倍。在 Virtuoso 中搭建时，通常采用低压共源共栅（LVCascode）结构，用一条偏置支路产生 V_bias，使 M2 工作在饱和区且不额外消耗过多电压余量。

设计时需注意：共源共栅管会占用额外的电压余量，若电荷泵输出摆幅要求接近电源轨，需评估 V_ctrl 的工作范围是否满足 M2 的饱和条件。一般要求 V_ctrl 在 0.3V～VDD−0.3V 范围内，共源共栅管仍保持饱和。

二、上下电流失配的来源与分析

上下电流失配主要来自三方面：一是 NMOS 与 PMOS 电流镜的镜像比例误差，源于版图匹配、阈值电压差异和迁移率差异；二是输出阻抗有限导致的电压相关失配，即 I_up(V_ctrl) 与 I_dn(V_ctrl) 随 V_ctrl 变化的斜率不同；三是开关管导通电阻与电荷注入带来的等效电流误差。

失配的直接后果是：当 PLL 锁定后，PFD 仍需要输出一个固定的相位误差来平衡上下电流差，形成静态相位误差；同时，失配会在参考频率及其谐波处产生杂散。若上下电流失配为 ΔI，则静态相位误差约为 ΔI/I_cp 乘以一个与环路增益相关的系数，在整数分频 PLL 中通常希望失配控制在 1% 以内。

分析失配时，可在 Virtuoso 中做 DC 扫描：固定 UP=1、DN=0，扫描 V_ctrl 从 0.2V 到 VDD−0.2V，记录 I_up；再固定 UP=0、DN=1，扫描同一范围记录 I_dn。两条曲线的差值即为电压相关失配。若差值随 V_ctrl 单调增大，说明输出阻抗不足，需要加强共源共栅或增大沟道长度。

三、电荷注入与时钟馈通的机理

电荷注入发生在开关管从导通变为关断的瞬间。以 NMOS 开关为例，导通时沟道中存储的电荷 Q_ch = WLC_ox(V_GS−V_TH)，当栅极电压拉低使开关关断时，这部分电荷会通过源漏两端分配，一部分注入到电荷泵输出节点，形成 V_ctrl 的电压跳变。跳变量 ΔV = Q_inj/C_filter，其中 C_filter 是环路滤波器在电荷泵输出端的等效电容。

时钟馈通则是开关管的栅漏电容 C_gd 把 UP/DN 控制信号的跳变耦合到输出节点。即使开关没有完全导通，控制信号的边沿也会通过 C_gd 在 V_ctrl 上产生尖峰。电荷注入与时钟馈通都会在参考频率处产生周期性扰动，表现为参考杂散。

抑制手段包括：采用 dummy 开关管（尺寸为开关管的一半，栅极接反相控制信号）吸收注入电荷；使用传输门结构使 NMOS 与 PMOS 的注入电荷相互抵消；减小开关管的 W/L 以降低沟道电荷总量；在电荷泵输出端增加小电容或采用单位增益缓冲器隔离。在 Virtuoso 中，可以通过瞬态仿真观察 V_ctrl 在 UP/DN 切换瞬间的跳变幅度来评估注入与馈通的影响。

四、在 Virtuoso 中仿真静态与动态电流匹配

静态电流匹配仿真：搭建好电荷泵原理图后，在输出端接一个理想电压源 V_dc 作为 V_ctrl 的强制电压，UP 接高电平、DN 接低电平，做 DC 扫描 V_dc 从 0.2V 到 VDD−0.2V，步长 0.05V，记录流过输出支路的电流 I_up。然后交换 UP/DN 电平，记录 I_dn。在 Calculator 中用 wave 函数相减得到 ΔI(V_ctrl)，观察其最大值。若 ΔI 在 V_ctrl 全范围内小于 I_cp 的 1%，则静态匹配良好。

动态电流匹配仿真：在输出端接实际环路滤波器（例如二阶无源滤波器，R=5kΩ、C1=100pF、C2=10pF），UP 和 DN 分别接脉冲源，设置 UP 脉冲宽度为 5ns、周期 50ns，DN 脉冲宽度为 4.8ns、周期 50ns，使两者存在 0.2ns 的固定相位差。做瞬态仿真 5μs，观察 V_ctrl 的上升和下降斜率。若上升斜率与下降斜率不对称，说明动态电流不匹配。还可以用 FFT 分析 V_ctrl 的频谱，观察参考频率处的杂散幅度。

一个实用的判断依据是：在锁定状态下，V_ctrl 的纹波峰峰值应小于环路滤波器设计允许的范围，通常要求小于几毫伏。若纹波过大，优先检查开关管的电荷注入和时钟馈通，其次检查上下电流的静态失配。

五、设计检查要点

• 共源共栅管是否在所有 V_ctrl 工作范围内保持饱和，需检查 V_ds 与 V_dsat 的裕量。
• 上下电流镜的沟道长度是否足够大以抑制沟道长度调制，通常 L 取 1～2μm 以上。
• 开关管的尺寸是否在导通电阻与电荷注入之间取得折中，W/L 不宜过大。
• 是否加入 dummy 开关或传输门结构来抵消电荷注入。
• 静态失配是否在全 V_ctrl 范围内小于 1%，动态纹波是否满足环路滤波器要求。

电荷泵的电流匹配是 PLL 杂散和相位误差的根源之一，设计时应把静态匹配和动态注入分开评估，再在整体环路中验证。只有在电荷泵本身电流对称、注入可控的前提下，后续的环路滤波器和 VCO 设计才有稳定的基础。