2. 寄生参数物理基础
在先进工艺节点下，互连线的横截面持续缩小，而芯片工作频率不断升高，互连寄生参数对电路性能的影响已经可以与晶体管本身相提并论。版图后仿真的核心任务，就是把版图中真实存在的寄生电阻、寄生电容和寄生电感提取出来，再代回网表评估它们对延迟、串扰、IR Drop 等指标的影响。要理解提取结果为什么长这样，必须先回到物理层面，看清这三类寄生参数各自从哪里来。
一、寄生电阻：来自导线本身的有限电导率
金属导线不是理想导体，电流流过时会因材料电阻率产生压降。单位长度互连电阻可近似写为：
R = ρ · L / (W · H)
ρ：金属电阻率（铜约 1.7e-8 Ω·m，需按工艺修正）
L：导线长度
W：导线宽度
H：导线厚度在先进工艺中，金属线宽 W 已缩小到几十纳米量级，而厚度 H 受制于电阻与可靠性的折中，不能同比例缩小，于是 R 随线宽减小而快速上升。更关键的是表面散射与晶界散射：当线宽接近电子平均自由程时，有效电阻率 ρ_eff 明显高于体材料值，铜互连在窄线宽下 ρ_eff 可能达到体电阻率的 2～3 倍。此外，通孔（via）和接触孔（contact）本身也贡献不可忽略的电阻，多层金属堆叠中 via 电阻常常是延迟链上的重要一环。
对版图工程师而言，这意味着：加宽导线、缩短走线、增加并联 via 数量，都是降低寄生电阻的直接手段；而电源地网络中的 IR Drop，本质上就是电流流经这些寄生电阻产生的压降。
二、寄生电容：来自导体之间的电场耦合
任何两个处于不同电位的导体之间都存在电容。先进工艺中互连电容主要分为三类：
- 对地电容 Cg：导线与下方衬底、下层金属之间的电容，与导线到参考平面的距离成反比。
- 耦合电容 Cc：同层相邻导线侧壁之间的电容，与线间距成反比。
- 交叉电容：上下层金属交叉重叠区域形成的平板电容。
随着工艺演进，金属层数增多、线间距缩小，耦合电容在总电容中的占比越来越高，在先进节点中常常超过 50%。这正是串扰问题的物理根源：一条信号线的跳变会通过 Cc 把噪声耦合到邻近信号线上。耦合噪声幅度近似为：
V_noise ≈ V_swing · C_c / (C_c + C_g + C_load)可以看到，Cc 越大、受害线自身对地电容和负载越小，噪声越严重。版图上的应对方式包括：增大关键信号线间距、在敏感信号之间插入接地屏蔽线、避免长距离平行走线、控制上下层重叠面积。
三、寄生电感：来自电流回路的磁场
电感在片上互连中通常不如 R、C 显著，但在高频、大电流或长走线场景下不可忽略。电流流过导线会在周围建立磁场，磁场变化又反过来影响电压，这就是自感；相邻导线之间的磁场耦合形成互感。片上电感主要来源包括：
- 长而直的全局电源/时钟走线，回路面积大，自感明显；
- 电源分配网络中电流突变引起的 L·di/dt 噪声；
- 键合线、封装引线等片外路径，电感量远大于片上互连。
电感效应在数字后仿真中通常只在时钟树、高速 SerDes、电源完整性分析中重点考虑；对普通信号线，RC 提取已足够。但若忽略电源网络电感，可能低估同步开关噪声（SSN）。
四、寄生参数与延迟、串扰、IR Drop 的关系
这三类寄生参数并非孤立存在，它们通过不同的物理机制影响电路指标。下图给出从版图几何到最终签核指标的因果链：
从图中可以看到三条清晰的因果路径。第一条是电阻主导的 IR Drop：电源电流流经电源网格的寄生电阻，产生 ΔV = I·R 的压降，若某处电压低于标准单元的最低工作电压，就会出现功能失效。第二条是 RC 共同决定的互连延迟：在集总 RC 近似下，延迟时间常数 τ ≈ R·C，其中 R 来自导线电阻，C 来自导线对地电容与负载电容。当线长增加时，R 与 C 同时增大，延迟按平方关系恶化，这就是为什么长线必须插入缓冲器。第三条是耦合电容主导的串扰：受害线上的噪声幅度与 Cc/(Cc+Cg+Cload) 成正比，间距越小、平行长度越长，Cc 越大，噪声越严重。
五、先进工艺下的特殊效应
进入 FinFET 与 GAA 时代后，寄生参数提取面临几个新挑战。其一，金属层数可达 15 层以上，通孔堆叠带来的电阻和电容需要逐层精确建模。其二，低 k 介质虽然降低了电容，但机械强度下降，导致介质厚度和线宽均匀性变差，提取模型必须考虑工艺角变化。其三，多重曝光与 SADP/SAQP 工艺使线宽和间距呈现周期性波动，实际寄生参数与理想几何存在偏差。其四，局部互连（M0/M1）线宽已接近电子平均自由程，电阻率修正系数必须由工艺厂提供的 ITF/ICT 文件精确描述。
理解这三类寄生参数的物理来源，是后续学习寄生提取工具、RC 网表生成、以及后仿真结果判读的基础。只有知道 R 从哪里来、C 在哪里耦合、L 何时不可忽略，才能在版图设计阶段做出正确的取舍，而不是等到后仿真报出违例后再盲目修改。