VIP20

本课程属于：204-Altera Quartus FPGA设计与实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Quartus Prime FPGA项目开发体系

共计 30 章节

可可资料掘金营 · 点击在线试看

Quartus Prime开发环境搭建

目标=安装流程 · License配置 · 器件库选择与USB-Blaster驱…

FPGA项目工程结构解析

目标=工程目录组织 · 源文件管理 · IP核与约束文件分类

FPGA项目工程结构解析

Verilog HDL设计输入与代码规范

目标=模块化设计 · 可综合风格 · 命名与注释规范

Quartus Prime工程创建与配置

目标=新建工程向导 · 器件型号选择 · EDA工具设置

引脚分配与管脚约束

目标=Pin Planner使用 · I/O标准设置 · 引脚位置与电气特性约束

引脚分配管脚约束

时序约束基础

目标=SDC文件编写 · 时钟定义 · 输入输出延迟约束

时序约束基础SDC

综合与适配流程

目标=Analysis & Synt… · Fitter · 资源报告解读与优化方向

综合适配流程

时序分析实战

目标=TimeQuest Timin… · 建立保持时间检查 · 时序违规定位

时序分析实战TimeQuest

设计仿真验证

目标=ModelSim联合仿真 · 测试平台编写 · 功能仿真与时序仿真对比

设计仿真验证ModelSim

SignalTap II嵌入式逻辑分析仪

目标=在线调试配置 · 触发条件设置 · 实时信号捕获

FPGA配置与下载

目标=JTAG与AS模式 · SOF/POF文件生成 · 配置芯片烧录

IP核调用与定制

目标=Megafunction与IP… · PLL · RAM

时钟管理与复位设计

目标=PLL动态重配置 · 全局时钟网络 · 异步复位同步释放

时钟管理复位设计

跨时钟域信号处理

目标=亚稳态原理 · 同步器设计 · 异步FIFO与握手协议

跨时钟域信号处理目标=亚稳态原理

状态机设计与优化

目标=Moore与Mealy型FSM · 状态编码选择 · 安全状态机实现

状态机设计优化

流水线设计技术

目标=吞吐量提升 · 流水线冒险处理 · 资源与速度权衡

流水线设计技术目标=吞吐量提升

存储器接口设计

目标=SRAM · SDRAM · DDR控制器IP使用与读写时序验证

存储器接口设计SRAM

高速串行接口应用

目标=Transceiver配置 · Aurora协议 · PCIe硬核IP集成

高速串行接口应用Transceiver

常用通信协议实现

目标=UART · SPI · I2C的FPGA逻辑设计与仿真验证

常用通信协议实现UART

数字信号处理FPGA实现

目标=FIR滤波器 · FFT IP核 · CORDIC算法与定点化设计

FPGA数字信号处理

图像处理FPGA项目实战

目标=视频采集 · RGB转灰度 · 边缘检测与VGA显示

FPGA图像处理

基于Nios II的软核处理器系统

目标=Qsys系统搭建 · Avalon总线 · C语言驱动开发

FPGA与外部处理器协同

目标=SPI/I2C/并行接口通信 · 双口RAM数据交互

FPGA外部处理器协同

低功耗设计方法

目标=时钟门控 · 电源管理 · 功耗分析与优化策略

低功耗设计方法目标=时钟门控

设计空间探索与资源优化

目标=面积与速度折中 · 逻辑锁定 · 增量编译

设计空间探索资源优化

版本控制与团队协作

目标=Git管理Quartus工程 · 脚本化编译流程 · 自动化构建

版本控制团队协作

项目调试与故障排查

目标=常见综合错误 · 时序失败 · 板级问题定位与解决

项目调试故障排查

完整FPGA项目开发流程

目标=需求分析 · 架构设计 · 编码

FPGA高级综合与OpenCL

目标=HLS工具链 · C语言到RTL转换 · 性能评估

FPGA前沿技术与项目拓展

目标=AI加速 · 异构计算 · SoC FPGA与最新器件特性

FPGA前沿技术