VIP20
本课程属于：204-Altera Quartus FPGA设计与实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Quartus DDR接口设计与校准工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与DDR接口工程全景
目标=学习目标 · Quartus平台下DDR接口设计流… · 校准在工程中的位置
DDR课程导入
02
DDR内存技术基础与选型
目标=DDR3/DDR4/LPDDR… · 速率等级 · 时序参数
DDR内存技术基础
03
Quartus DDR IP核体系与生成流程
目标=IP Catalog中DDR3… · 参数配置界面 · 接口信号说明
QuartusDDR
04
DDR接口硬件设计要点
目标=PCB叠层与阻抗控制 · Fly-by拓扑与T型拓扑 · 端接与电源完整性
DDR接口硬件设计要点
05
引脚规划与管脚约束
目标=Quartus Pin Pla… · DDR专用I/O Bank规则 · DQS/DQ分组
引脚规划管脚约束
06
DDR IP核参数配置实战
目标=内存颗粒参数导入 · 时序参数设置 · 控制器效率选项
DDRIP
07
DDR接口时钟与复位架构
目标=PLL/DLL配置 · 时钟树规划 · 全局复位与局部复位
DDR接口时钟
08
DDR接口用户逻辑接口设计
目标=Avalon-MM或Nativ… · 读写命令时序 · 数据掩码
DDR接口用户逻辑接口…
09
DDR控制器架构与调度
目标=命令队列 · Bank管理 · 刷新机制
DDR控制器架构
10
PHY层与硬核/软核实现
目标=ALTMEMPHY与UniPH… · 硬核控制器使用 · 软核PHY资源评估
PHY硬核
11
DDR校准原理与流程总览
目标=校准目标 · 阶段划分 · Pass/Fail判定
DDR校准原理
12
写均衡与写校准
目标=写均衡原理 · DQS与DQ对齐 · 写校准算法
写均衡写校准
13
读校准与读均衡
目标=读捕获机制 · 读FIFO与相位对齐 · 读校准算法
读校准读均衡
14
地址与命令校准
目标=地址/命令训练 · 片选与时钟对齐 · CS/ODT时序
地址命令校准
15
DDR校准调试接口与工具
目标=External Memory… · 校准状态读取 · JTAG调试
DDR校准调试接口
16
校准失败诊断与修复
目标=常见失败模式 · 眼图扫描 · 时序余量分析
校准失败诊断修复
17
DDR接口时序约束与分析
目标=SDC约束编写 · 输入输出延迟 · 虚假路径与多周期路径
DDR接口时序约束
18
DDR接口板级信号完整性仿真
目标=IBIS模型使用 · HyperLynx或类似工具 · 眼图与串扰分析
DDR接口板级信号完整…
19
DDR接口电源与地设计
目标=电源树规划 · 去耦电容布局 · VREF与VTT电源
DDR接口电源
20
DDR接口热设计与温度校准
目标=温度对时序的影响 · 温度传感器使用 · 动态校准触发
DDR接口热设计
21
多Rank与多通道DDR设计
目标=Rank间负载 · 片选与ODT配置 · 通道间偏斜
RankDDR
22
DDR接口低功耗设计
目标=自刷新与掉电模式 · LPDDR低功耗特性 · 时钟门控
DDR接口低功耗设计
23
DDR接口性能优化
目标=突发效率提升 · Bank交错 · 读写调度
DDR接口性能优化
24
DDR接口可靠性设计
目标=ECC校验 · CRC与重试 · 校准余量监控
DDR接口可靠性设计
25
DDR接口工程实战
目标=从需求到量产：项目需求分析 · 器件选型 · 原理图与PCB评审
DDR接口工程实战
26
DDR接口调试案例一
目标=写校准失败：现象描述 · 排查步骤 · SignalTap波形分析
DDR接口调试案例一
27
DDR接口调试案例二
目标=读数据误码：误码定位 · 眼图扫描 · VREF调整
DDR接口调试案例二
28
DDR接口调试案例三
目标=多Rank校准冲突 · ODT与片选时序 · 校准顺序调整
DDR接口调试案例三
29
DDR接口校准自动化与脚本
目标=Tcl脚本控制Quartus工… · 自动校准流程 · 批量测试
DDR接口校准自动化
30
DDR接口设计评审与交付
目标=设计检查清单 · 校准报告模板 · 文档规范
DDR接口设计评审