VIP20
本课程属于：204-Altera Quartus FPGA设计与实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Altera Quartus系统级FPGA产品开发

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Quartus系统级开发环境搭建
目标=Quartus Prime版本… · 器件库安装 · 许可证配置与首个工程创建
Quartus系统级开发环境搭…
02
FPGA产品开发流程总览
目标=从需求分析 · 架构设计 · RTL编码
FPGA产品开发流程总览
03
系统级设计方法学
目标=基于平台的设计 · IP复用 · 软硬件协同划分与接口标准化
系统级设计方法学目标=基于平台的…
04
Quartus工程管理
目标=工程目录结构 · 版本控制 · 参数化工程与多配置管理
Quartus工程管理
05
Verilog/VHDL系统级建模
目标=可综合子集 · 层次化设计 · 参数化模块与IP封装
Verilog/VHDL系统级建模
06
Platform Designer系统集成
目标=Qsys组件创建 · 互联 fabric · 地址映射与中断管理
PlatformDesigner
07
Nios II软核处理器系统构建
目标=CPU配置 · 存储器映射 · 外设添加与BSP生成
NiosII
08
Avalon与AXI接口设计
目标=主从接口时序 · 流水线桥 · 时钟域转换与带宽优化
AvalonAXI
09
HPS硬核处理器系统集成
目标=SoC FPGA架构 · HPS-FPGA桥接 · 外设共享与启动流程
HPS硬核处理器系统集…
10
时钟与复位系统设计
目标=PLL配置 · 时钟域交叉 · 复位同步与低抖动时钟树规划
时钟复位系统设计
11
时序约束与静态时序分析
目标=SDC编写 · 时钟定义 · 输入输出延迟
时序约束静态时序分析
12
时序收敛实战
目标=关键路径分析 · 流水线重定时 · 物理综合选项与寄存器复制
时序收敛实战目标=关键路径分…
13
I/O规划与引脚分配
目标=Bank电压标准 · 差分对 · DDR接口引脚规则与信号完整性预考虑
I/O规划
14
存储器接口设计
目标=DDR3/DDR4控制器IP · 时序校准 · 板级训练与读写均衡
存储器接口设计DDR3/DDR4
15
高速串行接口开发
目标=Transceiver配置 · 协议选择 · 眼图测试与误码率评估
高速串行接口开发Transceiver
16
IP核生成与集成
目标=参数化IP · 加密IP · 评估模式与IP升级迁移策略
IP核生成
17
SignalTap嵌入式逻辑分析
目标=触发条件设置 · 采样深度 · 存储限定与在线调试流程
SignalTap嵌入式逻辑分析
18
系统级仿真与验证
目标=Testbench架构 · ModelSim协同仿真 · 覆盖率驱动验证与回归测试
系统级仿真验证
19
功耗分析与优化
目标=PowerPlay早期估算 · 动态功耗降低 · 时钟门控与电源规划
功耗分析优化
20
设计分区与增量编译
目标=LogicLock区域约束 · 团队开发流程与编译时间优化
设计分区增量编译
21
部分重配置技术
目标=PR区域划分 · 冻结控制器 · 比特流生成与动态功能切换
部分重配置技术PR
22
FPGA配置与启动
目标=主动/被动配置方案 · 配置器件选型 · 远程升级与安全启动
FPGA配置
23
板级调试与故障排查
目标=电源时序 · 信号完整性 · JTAG链调试与常见硬件问题定位
板级调试故障排查
24
系统级性能优化
目标=数据通路流水化 · 存储层次优化 · 并行度与资源权衡
系统级性能优化目标=数据通路流…
25
嵌入式软件协同开发
目标=Nios II/HPS软件开发 · 驱动移植 · 中断服务与性能剖析
嵌入式软件协同开…Nios
26
产品级可靠性设计
目标=SEU缓解 · ECC · 看门狗
产品级可靠性设计SEU
27
量产测试与生产编程
目标=测试向量生成 · 边界扫描 · 批量编程与序列号管理
量产测试生产编程
28
系统级安全设计
目标=比特流加密 · 认证启动 · 防篡改与安全协议实现
系统级安全设计目标=比特流加密
29
完整产品案例
目标=视频处理平台从架构设计 · IP集成 · 时序收敛到板级验证的全流程
完整产品案例目标=视频处理平…
30
课程总结与工程能力提升
目标=知识体系回顾 · 常见陷阱 · 持续学习路径与社区资源
课程总结工程能力提升