2. Kria SOM硬件架构与高速接口资源

Kria K26/K24 属于 AMD 的 Kria SOM 系列，其核心是把 Zynq UltraScale+ MPSoC 的 PS（Processing System）与 PL（Programmable Logic）集成在一个小型模块上，再通过板对板连接器引出高速接口。理解 Kria SOM 的硬件架构，关键不是记住模块尺寸，而是弄清三件事：PS 侧有哪些高速接口、PL 侧有哪些高速收发器、这些收发器如何映射到具体通道和参考时钟。只有把这三层关系理清，后续做链路调试时才能快速定位信号从哪来、经过哪、到哪里去。

2.1 K26/K24 的器件结构与资源差异

Kria K26 与 K24 都基于 Zynq UltraScale+ MPSoC 架构，但器件规模和高速资源不同。K26 通常对应 ZU5EV 级别，PL 逻辑资源、DSP 和 BRAM 更丰富，适合需要较多并行处理和高速接口的应用；K24 对应 ZU1CG 或相近级别，逻辑规模较小，更适合成本敏感、接口需求相对固定的场景。两者在 PS 侧都包含 ARM Cortex-A53 应用处理单元、Cortex-R5 实时处理单元、Mali-400 GPU、DDR 控制器以及一组高速外设控制器，例如 PCIe、USB、SATA、DisplayPort 和以太网。PS 侧的高速接口由 MPSoC 内部的 SerDes 提供，通常称为 PS-GTR，速率和协议能力与 PL 侧的 GTY/GTH 不同。

PL 侧的高速收发器是 Kria SOM 做高速串行链路调试的重点。K26 上通常提供 GTY 收发器，支持更高线速率，适合 10G/25G 以太网、JESD204B、Aurora、PCIe Gen3/Gen4 等场景；K24 上可能提供 GTH 或 GTY，具体取决于器件型号。GTY 与 GTH 在架构上同源，但 GTY 支持更高的线速率和更灵活的参考时钟选择。对于调试而言，必须明确当前 SOM 上实际装配的是哪一类收发器，以及它们分布在哪些 Bank、哪些通道可用。

2.2 PS 侧与 PL 侧高速收发器的分布

PS 侧高速接口以 PS-GTR 为核心，通常分布在固定的 Bank 中，直接连接到 SOM 连接器上的 PCIe、USB3.0、SATA、DisplayPort 等信号。PS-GTR 的参考时钟一般由外部晶振或时钟芯片提供，频率固定，协议切换能力有限。PL 侧 GTY/GTH 则分布在多个 Quad 中，每个 Quad 包含 4 个通道，并配有独立的参考时钟输入。Kria SOM 通过连接器把 PL 侧的高速收发器引出，但并非所有通道都可用，部分通道可能被固定功能占用或未引出。因此，第一步应查阅对应 SOM 的引脚分配表或原理图，确认哪些 GTY/GTH 通道真正到达连接器。

以 K26 SOM 为例，PL 侧通常有多个 GTY Quad，每个 Quad 的 4 个通道可以独立使用，也可以组合成宽链路。参考时钟方面，每个 Quad 通常支持从专用时钟引脚输入，也可以从相邻 Quad 级联。调试时必须确认参考时钟来源：是来自 SOM 上的晶振、来自连接器外部输入，还是由 PL 内部 MMCM/PLL 生成。参考时钟频率直接决定收发器的线速率和协议兼容性，例如 156.25 MHz 常用于 10G 以太网，100 MHz 常用于 PCIe，122.88 MHz 常用于 JESD204B。

2.3 GTY/GTH 通道映射与参考时钟架构

GTY/GTH 的通道映射不是简单的“第几通道对应第几对差分线”，而是涉及 Quad 内通道编号、参考时钟选择、以及连接器引脚分配三个层面。每个 Quad 有 4 个通道，编号通常为 CH0~CH3，每个通道包含一对 TX 和一对 RX 差分信号。参考时钟方面，每个 Quad 有两个专用参考时钟输入引脚，通常称为 REFCLK0 和 REFCLK1，可以分别选择不同频率。此外，Quad 之间还可以通过时钟级联共享参考时钟，这在多 Quad 同步应用中非常重要。

在 Vivado 中配置 GTY/GTH 时，需要明确指定每个通道的参考时钟来源。例如，若使用 Quad 226 的 CH0 和 CH1 做 10G 以太网，参考时钟选择 REFCLK0，频率设为 156.25 MHz；若使用 Quad 227 的 CH0 做 JESD204B，参考时钟选择 REFCLK1，频率设为 122.88 MHz。配置完成后，Vivado 会生成对应的约束文件，包括引脚位置和时钟约束。调试时，如果链路无法建立，首先应检查参考时钟是否稳定、频率是否正确、以及通道映射是否与硬件原理图一致。

2.4 实际调试中的资源确认流程

在开始任何高速链路调试之前，建议按以下顺序确认资源：第一，查阅对应 SOM 的硬件手册，找到 GTY/GTH Quad 和通道的引脚分配表；第二，确认哪些通道已引出到连接器，哪些被固定功能占用；第三，确认参考时钟的来源和频率，检查时钟芯片配置；第四，在 Vivado 中创建收发器 IP 核，选择正确的 Quad、通道和参考时钟；第五，生成比特流后，通过 ILA 或 IBERT 观察收发器状态，包括 PLL 锁定、CDR 锁定、误码率等指标。

以 K26 SOM 为例，假设使用 Quad 226 的 CH0 和 CH1 做 Aurora 8B/10B 链路，参考时钟选择 156.25 MHz。在 Vivado 中配置 Aurora IP 时，需要设置线速率为 10.3125 Gbps，参考时钟为 156.25 MHz，通道数为 2。生成比特流后，通过 IBERT 扫描眼图，若眼图张开度良好且误码率低于 1e-12，则说明链路基本正常。若眼图闭合或误码率偏高，则需要检查参考时钟抖动、通道映射是否正确、以及 PCB 走线是否满足阻抗要求。

需要强调的是，Kria SOM 的高速接口资源并非全部可用，部分通道可能被 PS 侧固定功能占用，或者未引出到连接器。因此，在实际项目中，应以官方硬件手册和原理图为准，不能仅凭器件型号推断。只有在确认了物理通道、参考时钟和协议配置三者匹配之后，高速串行链路的调试才有可靠的基础。