1. 课程导入与Kria平台概览

Kria SOM（System-on-Module）是 AMD 面向边缘计算与嵌入式视觉推出的一类核心板产品，典型型号包括 K26、K24、KV260 等。与传统的 Zynq 芯片级开发不同，Kria 把 DDR、电源管理、时钟、启动配置、以太网 PHY 等外围电路固化在模块上，开发者拿到的是一块已经"能跑起来"的板卡，只需要关注载板接口与逻辑设计。这种形态带来的直接后果是：高速串行链路在 Kria 上不再是"可选的外设"，而是连接 SOM 与载板、连接 FPGA 逻辑与外部设备的主干通道。

从物理位置看，Kria SOM 上的高速串行资源主要分布在三个层面。第一层是 SOM 连接器本身，K26 使用两组 240 针高密度连接器，其中大量引脚被分配给 GTH/GTY 收发器、MIPI、DisplayPort 等差分对；第二层是 PS 侧的高速接口，包括 USB 3.0、SATA、PCIe Gen2 以及千兆以太网，这些由 PS 的 GTR 收发器驱动；第三层是 PL 侧的可编程高速接口，例如通过 GTH 实现的 PCIe Gen3 x4、SFP+ 光模块、JESD204B 等。理解这三层的划分，是后续调试时判断"问题出在 PS 还是 PL、出在 SOM 还是载板"的前提。

典型应用场景决定了链路调试的重点。在智能相机方案中，MIPI CSI-2 通过 SOM 连接器进入 PL，经 ISP 处理后由 DisplayPort 或以太网输出，此时关注的是 MIPI 的时钟连续性与 lane 间偏斜；在工业网关方案中，PCIe 连接 NVMe 或采集卡，关注的是链路训练是否稳定、LTSSM 是否停在 L0；在 5G 前传或雷达采集方案中，JESD204B 对确定性延迟要求极高，关注的是 SYSREF 采样与多 lane 对齐。不同场景下，眼图、误码率、协议状态机三者的优先级并不相同。

调试与验证的整体流程可以概括为"由静到动、由内到外"。静态阶段先确认电源、参考时钟、复位是否正常，用万用表与示波器检查 SOM 连接器上的差分对是否存在短路或虚焊；动态阶段再引入 IBERT、协议分析仪或误码仪，观察链路能否建立、误码率是否收敛。工具链方面，Vivado 提供 IBERT 用于 GTH/GTY 的误码率扫描与眼图扫描，Serial I/O Analyzer 用于协议层抓包，SDK/Vitis 用于 PS 侧驱动调试，外部则常用 Keysight 或 Tektronix 的示波器配合差分探头做物理层验证。

把这张图放在手边，调试时可以先问三个问题：链路属于 PS 侧还是 PL 侧？问题发生在 SOM 内部还是载板侧？当前应该用 IBERT 看物理层，还是用 Serial I/O Analyzer 看协议层？这三个问题的答案，基本决定了下一步该接哪根线、开哪个工具、看哪个窗口。

最后需要强调一点：Kria 的 SOM 形态虽然降低了硬件设计门槛，但也把一部分调试复杂度转移到了"接口边界"上。SOM 连接器的阻抗匹配、载板走线长度、参考时钟的抖动指标，这些在芯片级开发中由自己完全掌控的因素，在 Kria 上变成了"必须与模块规格对齐"的约束。因此，本课程后续在讲具体调试方法时，会反复回到 SOM 连接器这个物理边界，把它作为定位问题的第一参照点。