2. Kria SOM硬件体系与载板设计基础
Kria K26与K24是AMD（原Xilinx）面向边缘视觉与工业应用推出的系统级模块（SOM）。理解它们的硬件体系，是设计载板、规划接口与电源的前提。K26与K24的核心差异在于可编程逻辑（PL）规模与接口资源：K26搭载Zynq UltraScale+ MPSoC器件，PL逻辑单元约25.6万个，配备4GB DDR4内存（部分型号为LPDDR4），而K24的PL规模约为其一半，逻辑单元约11.4万个，内存容量与接口数量也相应缩减。两者均集成四核ARM Cortex-A53应用处理器（PS端）与双核Cortex-R5实时处理器，并内置Mali-400 GPU，可直接运行Ubuntu或PetaLinux，适合部署视觉推理与实时控制任务。
PS-PL架构是理解Kria SOM的关键。PS（Processing System）负责运行操作系统、管理DDR、以太网、USB、显示等通用外设；PL（Programmable Logic）则用于实现高速接口、图像预处理流水线、自定义IP与硬件加速。两者之间通过AXI总线互联：PS端提供AXI HP（High Performance）端口用于PL访问DDR，AXI GP（General Purpose）端口用于PS访问PL寄存器，AXI ACP端口则支持缓存一致性访问。在智能相机场景中，MIPI CSI-2接收的图像数据通常先进入PL，经去马赛克、色彩空间转换或缩放后，再通过AXI HP写入DDR供PS端应用读取，从而形成“采集—预处理—推理—输出”的完整链路。
接口资源方面，Kria SOM通过高速连接器将PS与PL信号引出至载板。MIPI CSI-2是智能相机最核心的输入通道，K26支持最多4路CSI-2接收，每路可配置为2或4 lane，单lane速率可达1.5Gbps以上，足以承载1080p60或4Kp30的原始图像。设计载板时需注意差分对阻抗控制在100Ω，走线等长匹配，并预留I2C控制通道用于摄像头模组寄存器配置。DisplayPort输出通常由PL实现，可驱动4Kp30显示，适合本地预览或结果叠加。以太网方面，PS端集成GEM控制器，支持RGMII接口连接PHY，载板需提供25MHz或125MHz时钟；若需多路网口，可在PL中扩展。USB 3.0则常用于连接工业相机或存储设备，PS端提供USB控制器，载板需设计好VBUS供电与过流保护。
载板电源设计是硬件成败的关键。Kria SOM需要多路电源轨：PS内核约0.85V、PS DDR约1.2V、PL内核约0.85V、PL辅助约1.8V、以及3.3V外设轨。这些电源必须遵循严格的上下电时序，通常要求PS内核先于PS DDR、PL内核先于PL辅助，否则可能导致器件损坏或启动失败。实际设计中常采用PMIC（如TPS65086x系列）配合时序控制引脚，或使用分立DC-DC加电源监控芯片。以典型K26载板为例，输入12V经DC-DC降至5V，再分路产生各电压轨，每路需预留足够电流余量：PS内核建议3A以上，PL内核视逻辑规模建议4~6A。此外，DDR电源需具备跟踪能力，确保VDDQ跟随VDD。 时钟设计同样不可忽视。SOM需要外部提供33.333MHz参考时钟给PS端，以及27MHz差分时钟给DisplayPort等接口。载板应使用低抖动晶振或时钟发生器，并注意时钟走线远离电源开关节点，减少相位噪声。对于MIPI CSI-2，若摄像头模组需要外部时钟，可从SOM的时钟输出或载板独立晶振提供，需确保频率与模组规格一致。
在实际载板布局中，建议将高速差分对（MIPI、DisplayPort、USB、以太网）优先布线，保持参考平面完整，避免跨分割。电源部分应靠近连接器放置，缩短大电流路径。去耦电容按容值从大到小靠近电源引脚布置，典型配置为10µF、1µF、0.1µF组合。以下是一个简化的电源时序检查清单，可用于设计评审：
| 电源轨 | 典型电压 | 时序要求 | 建议电流余量 |
|---|---|---|---|
| VCC_PSINT | 0.85V | 最先上电 | ≥3A |
| VCC_PSDDR | 1.2V | 跟随PSINT | ≥2A |
| VCC_PLINT | 0.85V | PSINT之后 | 4~6A |
| VCC_PLAUX | 1.8V | PLINT之后 | ≥1A |
| 3.3V 外设 | 3.3V | 最后上电 | ≥2A |
综合来看，Kria SOM硬件体系围绕PS-PL协同展开，载板设计需在接口阻抗、电源时序与时钟质量三个维度同时满足要求。理解K26/K24的资源差异，合理规划MIPI CSI-2、DisplayPort、以太网与USB的通道分配，并严格遵循电源上电顺序，才能构建稳定可靠的视觉边缘终端硬件平台。