VIP20
本课程属于：200-AMD Kria与FPGA边缘计算产品工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD FPGA高速数据处理平台设计与产品开发

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与平台需求分析
目标=AMD FPGA高速数据处理平… · 典型应用场景 · 关键性能指标（吞吐量
课程导入平台需求分析
02
AMD FPGA器件选型与资源评估
目标=Versal · UltraScale+ · Zynq UltraScale+等系…
AMDFPGA
03
高速数据处理平台架构设计
目标=数据流架构 · 控制流架构 · 混合架构的取舍
高速数据处理平台…目标=数据流架构
04
开发环境与工程搭建
目标=Vivado · Vitis · Vitis HLS工具链安装与配置
开发环境工程搭建
05
高速接口协议与IP集成
目标=PCIe Gen3/4/5 · 100G/400G以太网 · JESD204B/C
IP高速接口协议
06
DDR4/DDR5内存控制器设计与优化
目标=MIG IP配置 · 读写时序约束 · Bank交错
DDR4/DDR5内存控制器设计
07
高速数据采集前端设计
目标=ADC/DAC接口时序 · LVDS/SerDes源同步捕获 · 数据对齐与去偏斜
高速数据采集前端…ADC/DAC
08
时钟域交叉与同步设计
目标=多时钟域架构 · 异步FIFO · 握手同步器
时钟域交叉同步设计
09
AXI4-Stream数据流控制
目标=握手协议 · 背压处理 · 数据包边界
AXI4-Stream数据流控制
10
流水线与并行处理架构
目标=空间并行 · 时间并行 · 流水线级数优化
流水线并行处理架构
11
定点数表示与数值精度分析
目标=Q格式 · 位宽增长 · 舍入与饱和策略
定点数表示数值精度分析
12
Vitis HLS高性能内核开发
目标=接口综合 · 流水线指令 · 数组分割与重塑
VitisHLS
13
RTL高速数据通路设计
目标=Verilog/SystemV… · 寄存器流水 · 关键路径优化
RTL高速数据通路设计
14
DSP48E2与DSP58原语高效使用
目标=乘加结构 · 预加器 · 级联
DSP48E2DSP58
15
BRAM/URAM存储架构设计
目标=单口/双口/真双口配置 · 位宽与深度权衡 · 乒乓缓冲
BRAM/URAM存储架构设计
16
高速数据缓存与调度
目标=多级缓存架构 · DDR与片上存储协同 · 数据搬运引擎
高速数据缓存调度
17
实时信号处理算法硬件化
目标=FFT · FIR · CIC
实时信号处理算法…FFT
18
图像与视频高速处理流水线
目标=像素级流水 · 行缓存 · 窗口生成
图像视频高速处理流水…
19
AI推理加速器在FPGA上的实现
目标=DPU · Vitis AI · 量化与编译流程
AIFPGA
20
时序约束与静态时序分析
目标=时钟定义 · IO延迟 · 虚假路径
时序约束静态时序分析
21
功耗分析与热设计
目标=动态功耗与静态功耗估算 · 时钟门控 · 电源域划分
功耗分析热设计
22
板级与信号完整性设计
目标=高速PCB叠层 · 阻抗控制 · 差分走线
板级信号完整性设计
23
调试与验证方法学
目标=ILA · VIO · System ILA
调试验证方法学
24
嵌入式软件与驱动开发
目标=Zynq/Versal PS端… · DMA驱动 · 中断处理
嵌入式软件驱动开发
25
系统级性能建模与瓶颈分析
目标=带宽 · 延迟 · 吞吐量建模
系统级性能建模瓶颈分析
26
产品化设计
目标=可测试性 · 可维护性 · 固件升级
产品化设计目标=可测试性
27
量产测试与校准
目标=产线测试方案 · 自检逻辑 · 温度/电压校准
量产测试校准
28
典型产品案例
目标=高速数据采集卡 · 实时频谱分析仪 · 雷达信号处理平台
典型产品案例目标=高速数据采…
29
项目实战
目标=从需求到原型 · 架构设计 · 关键IP实现与联调
项目实战目标=从需求到原…
30
课程总结与产品路线图
目标=知识体系回顾 · 技术趋势（Chiplet · CXL
课程总结产品路线图