首页
›
芯片硬件与光电工程
›
200-AMD Kria与FPGA边缘计算产品工程
›
《AMD FPGA高速接口系统集成与板级验证》
VIP20
本课程属于:200-AMD Kria与FPGA边缘计算产品工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
AMD FPGA高速接口系统集成与板级验证
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与高速接口系统全景
目标=AMD FPGA高速接口类型 · 系统集成挑战 · 板级验证目标与课程路线图
课程导入
高速接口系统全景
02
AMD FPGA高速收发器架构解析
目标=GTY/GTYP/GTM收发器… · 时钟架构 · 参考时钟要求与选型依据
AMD
FPGA
03
高速接口协议与电气标准概览
目标=PCIe · Ethernet · JESD204
高速接口协议
电气标准概览
04
高速接口系统集成方法论
目标=从需求分析到接口选型 · IP规划 · 时钟域划分与电源估算的系统工程流程
高速接口系统集成…
目标=从需求分析…
05
Vivado IP Integrator与高速接口IP配置
目标=PCIe · Ethernet · JESD204等IP的定制
Vivado
IP
06
高速接口时钟网络设计与约束
目标=参考时钟 · 恢复时钟 · 用户时钟的规划
高速接口时钟网络…
约束
07
高速接口电源完整性与板级供电设计
目标=收发器电源域 · 去耦网络 · 电源噪声对高速链路的影响与优化
高速接口电源完整…
板级供电设计
08
高速接口PCB布局布线关键规则
目标=差分对走线 · 阻抗控制 · 过孔设计
PCB
高速接口
09
高速接口信号完整性仿真与验证
目标=IBIS-AMI模型 · 通道仿真 · 眼图分析
高速接口信号完整…
验证
10
PCIe接口系统集成实战
目标=PCIe IP配置 · BAR空间设计 · DMA引擎集成与主机通信验证
PCIe
接口系统集成实战
11
PCIe板级验证与调试
目标=链路训练 · LTSSM状态观测 · 误码率测试
PCIe
板级验证
12
以太网接口系统集成实战
目标=MAC/PCS/PMA架构 · 100G/400G以太网IP配置 · FEC与流控集成
以太网接口系统集…
MAC/PCS/PMA
13
以太网板级验证与性能测试
目标=链路建立 · 吞吐量测试 · 误包率统计
以太网板级验证
性能测试
14
JESD204B/C接口系统集成实战
目标=ADC/DAC与FPGA的JE… · 同步机制 · 多器件对齐
JESD204B/C
接口系统集成实战
15
JESD204板级验证与调试
目标=确定性延迟测量 · SYSREF捕获 · 链路误码测试与眼图扫描
JESD204
板级验证
16
DDR4/DDR5内存接口系统集成
目标=内存控制器IP配置 · 时序约束 · 板级拓扑与校准流程
DDR4/DDR5
内存接口系统集成
17
DDR内存接口板级验证与调试
目标=读写训练 · 眼图扫描 · 误码率测试与信号完整性优化
DDR
内存接口板级验证
18
高速接口的跨时钟域与数据通路设计
目标=异步FIFO · 位宽转换 · 数据对齐与流量控制
高速接口的跨时钟…
数据通路设计
19
高速接口的误码率测试与眼图分析
目标=PRBS生成与检查 · 误码率统计 · 眼图模板与裕量评估
高速接口的误码率…
眼图分析
20
高速接口的协议层调试与触发
目标=使用Vivado ILA · 协议分析仪 · 示波器进行协议层问题定位
高速接口的协议层…
触发
21
高速接口的电源噪声与抖动测量
目标=电源纹波 · 相位噪声 · 抖动分离与对链路性能的影响
高速接口的电源噪…
抖动测量
22
高速接口的板级热设计与可靠性
目标=收发器功耗 · 散热方案 · 温度对高速链路的影响与验证
高速接口的板级热…
可靠性
23
多通道高速接口同步与对齐
目标=多通道偏斜控制 · 通道绑定 · 确定性延迟与系统同步
多通道高速接口同…
对齐
24
高速接口的电磁兼容与干扰抑制
目标=EMI来源 · 屏蔽 · 滤波
高速接口的电磁兼…
干扰抑制
25
高速接口系统的固件与驱动协同
目标=FPGA逻辑与主机驱动接口 · DMA描述符 · 中断处理与性能调优
高速接口系统的固…
驱动协同
26
高速接口系统的启动与配置
目标=FPGA配置模式 · PCIe枚举 · 以太网链路启动
高速接口系统的启…
配置
27
高速接口系统的在线升级与动态重配置
目标=Partial Reconfi… · 动态时钟切换与链路自适应
高速接口系统的
线升级
28
高速接口系统集成案例一
目标=基于PCIe的实时数据采集与传…
高速接口系统集成…
PCIe
29
高速接口系统集成案例二
目标=基于100G以太网的高速数据流…
高速接口系统集成…
目标=基于100…
30
高速接口系统集成案例三
目标=基于JESD204B的多通道A…
高速接口系统集成…
JESD204B
所属VIP或分类
同VIP:AMD-FPGA工业控制与实时信号处理系统工程
同VIP:AMD-FPGA工程调试、时序收敛与系统验证
同VIP:AMD-FPGA高速数据处理平台设计与产品开发