VIP20
本课程属于：200-AMD Kria与FPGA边缘计算产品工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD FPGA工程调试、时序收敛与系统验证

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与AMD FPGA工程全景
目标=学习目标 · 调试/时序/验证三大支柱 · Vivado工具链概览
AMDFPGA
02
Vivado工程创建与约束管理
目标=工程结构 · XDC约束文件组织 · 时钟定义
Vivado工程创建
03
RTL设计可调试性规划
目标=调试信号预留 · 层次化设计 · 信号命名规范
RTL设计可调试性规划
04
Vivado仿真与调试环境搭建
目标=行为仿真 · 综合后仿真 · 实现后仿真
Vivado仿真
05
ILA与VIO在线调试实战
目标=ILA核配置与触发条件 · VIO输入输出控制 · 多ILA核协同
ILAVIO
06
JTAG与硬件管理器调试
目标=硬件连接 · 器件编程 · JTAG链调试
JTAG硬件管理器调试
07
系统级调试与交叉触发
目标=处理器与FPGA逻辑联合调试 · AXI事务监测 · 交叉触发矩阵
系统级调试交叉触发
08
时序收敛基础与静态时序分析
目标=建立/保持时间 · 时序路径分类 · 时序报告解读
时序收敛基础静态时序分析
09
时钟域交叉与约束
目标=CDC路径分析 · 同步器类型 · set_max_delay/set_…
时钟域交叉约束
10
时序约束进阶
目标=多周期路径 · 输入输出延迟 · 时钟分组
时序约束进阶目标=多周期路径
11
综合策略与时序优化
目标=综合选项 · 资源映射 · Retiming
综合策略时序优化
12
实现阶段时序收敛
目标=布局布线策略 · 物理优化 · Post-Place/Post-Ro…
实现阶段时序收敛目标=布局布线策…
13
时序违例调试与修复
目标=建立违例修复 · 保持违例修复 · 高扇出网络
时序违例调试修复
14
跨时钟域时序收敛实战
目标=异步FIFO · 握手同步 · 脉冲同步
跨时钟域时序收敛…FIFO
15
高速接口时序收敛
目标=DDR内存接口 · SerDes · PCIe
高速接口时序收敛DDR
16
系统验证方法论与验证计划
目标=验证目标 · 覆盖率驱动验证 · 验证计划编写
系统验证方法论验证计划
17
基于SystemVerilog的验证平台搭建
目标=激励生成 · 参考模型 · 记分板
SystemVerilo…基于
18
UVM验证方法学在FPGA中的应用
目标=UVM组件 · 序列 · 工厂
UVMFPGA
19
形式验证与等价性检查
目标=形式属性验证 · 等价性检查 · 逻辑锥分析
形式验证等价性检查
20
板级验证与系统集成
目标=上板测试 · 电源与时钟检查 · 信号完整性
板级验证系统集成
21
软硬件协同验证
目标=MicroBlaze/Zynq… · AXI总线验证 · 驱动与寄存器测试
软硬件协同验证MicroBlaze/Z…
22
调试与验证自动化
目标=Tcl脚本自动化 · 回归测试 · 持续集成
调试验证自动化
23
功耗与热调试
目标=功耗分析 · XPE估算 · 热设计
功耗热调试
24
多时钟域与复位调试
目标=复位同步 · 复位树 · 异步复位/同步释放
多时钟域复位调试
25
时序收敛与调试案例分析一
目标=图像处理流水线时序违例修复与在…
时序收敛调试案例分析一
26
时序收敛与调试案例分析二
目标=高速数据采集系统CDC与接口时…
时序收敛调试案例分析二
27
系统验证案例分析一
目标=基于UVM的FPGA IP验证…
系统验证案例分析…UVM
28
系统验证案例分析二
目标=Zynq SoC软硬件协同验证…
系统验证案例分析…Zynq
29
工程调试最佳实践与团队协作
目标=调试文档 · 问题追踪 · 代码审查
工程调试最佳实践团队协作
30
课程总结与综合项目
目标=综合运用调试 · 时序收敛与系统验证技能完成一个完整F…
课程总结综合项目