1. 课程导入与链路调试全景

Zynq 系列器件把 ARM 处理系统（PS）与可编程逻辑（PL）集成在同一芯片上，其高速串行链路通常由 PL 内的 GTX/GTH/GTP 收发器（Transceiver）承担，配合 PS 侧的 AXI 总线、DMA 与 DDR 完成数据搬运。所谓“高速串行链路调试与验证”，并不是简单地让链路“通”或“不通”，而是围绕一条物理通道，从参考时钟、发送端均衡、通道损耗、接收端均衡与 CDR，一直到上层协议与数据完整性，逐层确认信号质量、参数配置与协议行为是否同时满足要求。本课程的目标，是让学习者能够独立完成一条 Zynq 高速串行链路的建立、观测、定位与验证，并给出可复现的结论。

调试对象可以按层次拆解。最底层是物理介质与时钟：差分对走线、连接器、过孔、参考时钟源及其抖动。往上是收发器硬核：TX 的预加重与摆幅、RX 的 CTLE/DFE 均衡、CDR 环路带宽、终端匹配。再往上是收发器与 PL 逻辑之间的接口：TXUSRCLK/RXUSRCLK 域、8B/10B 或 64B/66B 编解码、弹性缓冲。最上层是协议与数据通路：Aurora、SATA、PCIe、JESD204B、SGMII 等协议 IP，以及 AXI-Stream、DMA 和 DDR 组成的数据搬运链。调试时若只盯着最上层“收不到数据”，往往会忽略底层眼图已经闭合这一事实，因此必须建立分层定位的意识。

典型场景包括三类。第一类是板级 bring-up：新板首次上电，需要确认参考时钟频率与电平、收发器是否完成复位与锁定、能否建立链路。第二类是速率与裕量验证：链路已能工作，但需要测量眼图、误码率（BER）与抖动裕量，判断在温度、电压、不同线缆条件下是否仍满足指标。第三类是故障定位：链路偶发误码或训练失败，需要区分是时钟、均衡、协议状态机还是数据通路的问题。三类场景使用的工具与判据不同，但共享同一套观测手段。

工具链方面，硬件上需要示波器（含差分探头与抖动分析）、误码仪或协议分析仪、可调衰减器与线缆模拟通道损耗；软件上以 Vivado 为核心，配合 IBERT（Integrated Bit Error Ratio Tester）进行收发器眼图扫描与误码统计，用 ILA（Integrated Logic Analyzer）抓取 PL 内部信号，用 VIO 动态修改参数，用 SDK/Vitis 在 PS 侧运行测试程序并读取寄存器。IBERT 是链路调试最直接的入口：它把 PRBS 图案注入 TX，在 RX 侧统计误码，并通过扫描 TX 差分摆幅、预加重、RX 均衡与 CDR 参数，生成二维眼图扫描结果，从而量化裕量。

工作流的第一步是时钟与复位确认。以常见的 125 MHz 差分参考时钟为例，需先用示波器确认其频率、峰峰值（典型 800 mV 差分）与共模电平是否在收发器要求范围内，再检查 IBUFDS_GTE 是否输出稳定时钟、QPLL/CPLL 是否锁定。若参考时钟抖动过大，即使后续均衡参数调到最优，眼图仍会闭合。第二步是收发器初始化：按 UG576 的复位顺序释放复位，通过 DRP 或 IP 配置写入 TX 摆幅、预加重、RX 终端与均衡模式，并读取状态寄存器确认 TX/RX 复位完成、PLL 锁定。第三步是链路建立与训练：检查 comma 对齐、极性反转、通道绑定是否成功，协议 IP 是否进入正常工作状态。

第四步是眼图与误码扫描，这是量化裕量的核心。在 IBERT 中设置 PRBS-31 图案，先固定均衡参数做一次 BER 统计，再以 TX 差分摆幅和预加重为横纵轴做二维扫描，观察误码率低于 1e-12 的区域大小。例如某次示例扫描中，摆幅 800 mV、预加重 3.5 dB 时误码率最低，而摆幅降到 500 mV 后误码率迅速恶化，说明该通道对幅度裕量敏感。第五步是数据通路验证：用 AXI-Stream 或 DMA 把已知图案从 PS 经 DDR 送到 PL，再经链路回环返回，比对收发数据是否一致，并统计吞吐率。只有物理层眼图与上层数据比对同时通过，才能判定链路验证完成。

需要特别强调的是，误码率低并不等于协议一定正确。物理层眼图良好但协议状态机卡在训练阶段的情况并不少见，此时应借助 ILA 抓取协议握手信号，确认对齐、通道绑定与流控信号是否符合预期。反过来，协议层反复重传也可能是物理层裕量不足导致的偶发误码，需要回到眼图扫描确认。分层定位的价值就在于：先判断问题出在哪一层，再选择对应的工具与判据，避免在错误的层次上反复尝试。