3. 高速数据采集系统需求分析与指标定义

在 Versal 平台上构建高速数据采集系统，第一步不是写 RTL 或配置 IP，而是把“要采什么、采多快、采多准、多久必须出结果”翻译成一组可验证的工程指标。需求分析的本质是把应用语言（例如“要能看清 20 MHz 超声回波”）转换为采样率、分辨率、通道数、动态范围、吞吐量、延迟等可量化约束，并明确它们之间的耦合关系。指标定义一旦含糊，后续的 GT 收发器线速率、DDR 带宽、PL 逻辑资源和 AI Engine 阵列规模都会失去判断依据。

一、从信号特征反推采样率与分辨率

采样率由信号带宽决定。对基带信号，奈奎斯特要求 fs ≥ 2·B；工程上通常取 2.5～5 倍过采样，以放宽抗混叠滤波器阶数并改善量化信噪比。例如目标信号最高频率 40 MHz，若取 4 倍过采样，则 fs = 320 MSPS。对带通信号（如中频 70 MHz、带宽 10 MHz），可用带通采样，取 fs 满足 2B ≤ fs ≤ 2fH/(m) 的整数 m 条件，例如 fs = 160 MSPS 可将 70 MHz 中频搬移到 10 MHz 数字中频。 分辨率（ADC 位数 N）与动态范围直接相关。理想 ADC 的量化信噪比 SNR ≈ 6.02N + 1.76 dB，因此 12 bit 理论约 74 dB，14 bit 约 86 dB。但实际有效位数 ENOB 受时钟抖动、模拟前端噪声和电源影响。若系统要求 SFDR ≥ 80 dBc、ENOB ≥ 11 bit，则不能只看标称 14 bit，必须在指标中写明测试条件（输入频率、幅度、采样率）。分辨率还决定最小可分辨信号：满量程 2 Vpp、14 bit 时 1 LSB ≈ 122 µV，若前端噪声高于 1 LSB，则低位无效。

二、通道数与同步要求

通道数决定数据总量和同步复杂度。多通道系统（如相控阵、多轴振动监测）不仅要求每通道独立采样，还要求通道间确定性对齐。指标中应明确：通道数、是否要求采样时钟同源、是否要求确定性延迟（deterministic latency）、通道间偏斜容限。例如 8 通道、每通道 320 MSPS、14 bit，则原始数据率 = 8 × 320 M × 14 ≈ 35.8 Gbps，这是后续接口和存储带宽的起点。

三、吞吐量与延迟约束

吞吐量描述单位时间能处理的数据量，延迟描述从样本进入 ADC 到结果可用的时间。二者常互相制约：大块缓存和批处理提高吞吐但增加延迟；流水线和并行处理降低延迟但消耗更多资源。指标定义时应区分：

• 峰值吞吐：接口和存储能承受的最大速率，如 100 Gbps 以太网或 4 路 32 Gbps GT。
• 持续吞吐：长时间稳定写入 DDR 或流出的速率，受 DDR 效率（通常 60%～75%）限制。
• 端到端延迟：从模拟输入到处理结果输出的时间，如雷达要求 < 10 µs，工业控制要求 < 1 ms。
• 确定性：延迟抖动（jitter）是否可接受，实时闭环控制通常要求抖动 < 1 µs。

下面这张图把本节的核心指标关系组织成一张“需求—指标—约束”映射图，帮助看清各指标如何从应用需求推导，并相互制约。

四、把指标写成可验证的规格

指标定义的最后一步是让每条指标可测。建议采用“指标名 + 目标值 + 条件 + 容限 + 验证方法”的格式。例如：

五、常见误区与检查要点

需求分析阶段最容易出现三类问题。第一，只写“高采样率”而不写通道数和数据位宽，导致接口带宽估算偏低。第二，把标称分辨率和有效位数混为一谈，忽略时钟抖动对高频输入的影响——例如 14 bit ADC 在 100 MHz 输入下，若时钟抖动 200 fs，SNR 可能被限制在约 70 dB，ENOB 降到 11 bit 左右。第三，只写平均吞吐而忽略突发和持续吞吐的差别，DDR 在随机访问下效率可能从 75% 降到 50% 以下。

检查时可用三个问题快速自检：数据从 ADC 到最终结果经过哪些接口，每段带宽是否都大于数据率？延迟预算中哪一段最长，是否可并行压缩？多通道之间靠什么保证对齐，偏斜如何测量？把这三问答清楚，指标定义才算闭环，后续的 Versal 架构划分、IP 选型和资源分配才有可靠依据。