VIP20

本课程属于：198-AMD Versal异构计算与高速系统工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AMD Versal自适应SoC系统架构与工程开发指南

共计 30 章节

可可资料掘金营 · 点击在线试看

Versal自适应SoC全景认知

目标=从FPGA到ACAP的演进逻辑 · Versal产品家族定位 · 自适应计算的核心价值与典型应用场景

Versal芯片内部架构总览

目标=NoC · PMC · PS

Versal芯片内部架构总览

可编程逻辑PL架构深入

目标=CLB · LUT · FF

PL可编程逻辑

AI Engine阵列架构与编程模型

目标=AI Engine tile内… · 向量处理器 · 标量处理器

处理器系统PS架构

目标=Arm Cortex-A72/… · RPU · PMU

PS处理器系统

网络片上NoC架构

目标=NoC拓扑 · QoS机制 · AXI主从端口映射

NoC网络片上

平台管理控制器PMC与启动安全

目标=PMC功能 · 启动模式 · 镜像格式

PMC平台管理控制器

Versal时钟与复位架构

目标=时钟源 · 时钟网络 · MMCM/PLL

Versal电源管理与热设计

目标=电源域 · 功耗模式 · 动态电压频率调节

Versal电源管理

Vivado开发环境与Versal工程创建

目标=Vivado安装配置 · 器件选型 · 工程结构

Versal硬件设计流程

目标=RTL设计 · 综合 · 实现

Versal硬件设计流程

约束设计与时序分析

目标=XDC约束编写 · 时钟约束 · IO约束

约束设计时序分析

IP核集成与AXI互连设计

目标=AXI协议要点 · SmartConnect · AXI Interconnect

AI Engine开发入门

目标=Vitis统一软件平台 · AI Engine编程模型 · 内核编写

AI Engine与PL/PS协同设计

目标=数据流接口 · GMIO · PLIO

Versal嵌入式软件开发

目标=Vitis IDE · PS裸机开发 · Linux BSP

Versal嵌入式软件开发

Versal启动与配置工程实践

目标=BOOT.BIN生成 · 启动镜像制作 · QSPI/SD/eMMC启动

Versal调试与性能分析

目标=ILA · VIO · System ILA

Versal高速接口设计

目标=PCIe · 以太网 · DDR4/LPDDR4

Versal高速接口设计

Versal信号处理系统设计

目标=DSP Engine · AI Engine与PL协同实现滤波 · FFT

Versal信号处理系统设计

Versal AI推理加速实战

目标=基于AI Engine与DSP… · 量化 · 优化与性能评估

Versal视频与图像处理系统

目标=视频流水线 · ISP · 图像滤波

Versal网络与通信加速

目标=100G以太网 · 包处理 · NoC带宽优化

Versal功能安全与信息安全

目标=安全启动 · 加密引擎 · 隔离设计

Versal功能安全

Versal动态功能交换与部分重构

目标=DFX流程 · 部分比特流生成 · 重构时序与工程应用

Versal动态功能交换

Versal系统级仿真与验证

目标=Testbench设计 · 混合仿真 · AI Engine仿真

Versal系统级仿真

Versal板级设计与信号完整性

目标=PCB设计要点 · 电源完整性 · 高速信号布线

Versal板级设计

Versal工程优化方法论

目标=资源优化 · 时序优化 · 功耗优化

Versal工程优化方法论

Versal项目实战

目标=从需求到部署的完整案例 · 涵盖架构设计 · 软硬件划分

Versal项目实战

Versal技术前沿与生态展望

目标=Versal最新器件 · Vitis统一平台演进 · AI/ML生态与未来自适应计算趋势

Versal技术前沿