VIP20
本课程属于：198-AMD Versal异构计算与高速系统工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AMD Versal复杂系统调试与时序性能验证

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Versal架构与调试验证概览
目标=ACAP异构架构 · NoC · AI引擎
Versal架构
02
Versal启动与配置调试
目标=启动模式 · PMC · PLM
Versal启动
03
Versal调试基础设施
目标=Debug Bridge · JTAG · ChipScope
Versal调试基础设施
04
AXI总线与NoC调试
目标=AXI事务分析 · NoC性能计数器 · 带宽瓶颈定位与调试实例
AXINoC
05
处理系统（PS）调试
目标=Cortex-A72/A53 · RPU · 内存映射
PS处理系统
06
AI引擎调试
目标=AIE阵列编程模型 · AIE仿真 · 性能计数器
AI引擎调试
07
可编程逻辑（PL）调试
目标=ILA · VIO · JTAG-to-AXI
PL可编程逻辑
08
跨域调试与协同验证
目标=PS-PL-AIE-NoC联合… · 跨时钟域信号观测与同步触发
跨域调试协同验证
09
Versal时序约束基础
目标=XDC约束 · 时钟定义 · I/O延迟
Versal时序约束基础
10
时序报告解读
目标=建立/保持时间 · 时序路径分析 · WNS/TNS
时序报告解读目标=建立
11
时钟域交叉（CDC）验证
目标=CDC路径分析 · 同步器检查 · 亚稳态风险与CDC约束
CDC时钟域交叉
12
Versal时钟资源与约束
目标=MMCM · PLL · BUFG
Versal时钟资源
13
I/O时序验证
目标=源同步接口 · DDR接口 · LVDS
I/O时序验证
14
DDR内存接口调试与时序
目标=DDR4/LPDDR4校准 · 读写眼图 · 时序余量分析与调试
DDR内存接口调试
15
高速收发器调试
目标=GTY/GTYP收发器 · 眼图扫描 · 均衡
高速收发器调试GTY/GTYP
16
PCIe调试与时序验证
目标=PCIe链路训练 · TLP分析 · 时序约束与性能验证
PCIe调试
17
以太网调试与时序验证
目标=多速率以太网 · PCS/PMA调试 · 时序约束与流量测试
以太网调试时序验证
18
NoC性能验证与优化
目标=NoC QoS · 带宽/延迟测量 · 拥塞分析
NoC性能验证
19
AI引擎时序与性能验证
目标=AIE时钟约束 · 数据流时序 · 吞吐量/延迟测量与优化
AI引擎时序
20
动态功能交换（DFX）调试与时序
目标=DFX流程 · 部分重配置时序约束 · 边界调试与验证
DFX动态功能交换
21
功耗与热调试
目标=功耗测量 · 热传感器 · 电源管理调试与性能/功耗权衡
功耗热调试
22
系统级性能验证方法
目标=性能建模 · 基准测试 · 瓶颈分析
系统级性能验证方…目标=性能建模
23
调试自动化与脚本
目标=Tcl脚本 · Python自动化 · 批量调试
调试自动化脚本
24
Versal安全启动与调试
目标=安全启动流程 · 加密认证 · 调试访问控制与安全调试案例
Versal安全启动
25
多板卡与系统级调试
目标=板间同步 · 系统级触发 · 分布式调试与多板卡时序验证
多板卡系统级调试
26
时序收敛实战
目标=综合/实现策略 · 物理优化 · 时序违例修复与迭代收敛案例
时序收敛实战目标=综合
27
信号完整性与板级调试
目标=SI分析 · 探头选择 · 测量技巧与板级问题定位
信号完整性板级调试
28
Versal调试案例一
目标=AI加速卡端到端调试——从PS… · AIE数据流到PL时序验证
Versal调试案例一
29
Versal调试案例二
目标=高速网络接口调试——以太网/P… · 时序余量与性能验证
Versal调试案例二
30
课程总结与最佳实践
目标=调试方法论 · 时序验证清单 · 性能优化经验与常见陷阱
课程总结最佳实践