VIP6

本课程属于：185-ATE量产测试与V93000平台 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

DFT可测试性设计与3D IC测试TSV与堆叠测试入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

DFT与3D IC测试的行业背景 · 学习路径 · 课程目标与整体框架

课程导入DFT

可测试性设计基础

DFT的定义 · 目的 · 可测试性度量（故障覆盖率

可测试性设计基础DFT

故障模型与测试原理

固定故障 · 跳变故障 · 延迟故障

故障模型测试原理

扫描链设计入门

扫描触发器 · 扫描链插入 · 扫描使能控制

扫描链设计入门扫描触发器

扫描压缩技术

广播扫描 · MISR · 逻辑BIST

扫描压缩技术广播扫描

内建自测试（BIST）

存储器BIST · 逻辑BIST · LBIST的架构

BIST内建自测试

边界扫描与JTAG

IEEE 1149.1标准 · TAP控制器 · 边界扫描寄存器

JTAG边界扫描

DFT设计规则检查（DRC）

DFT规则（如扫描链规则 · 时钟规则 · 异步复位规则）

DFT插入流程实战

从RTL到网表的DFT插入流程 · 包括扫描链插入 · 压缩逻辑插入

DFT插入流程实战

ATPG与测试向量生成

ATPG算法（D算法 · PODEM · FAN）

ATPG测试向量生成

测试功耗与热管理

测试模式下的功耗问题 · 低功耗DFT技术（如门控时钟 · 扫描链分组）

测试功耗热管理

3D IC集成技术概述

3D IC的制造工艺 · TSV（硅通孔） · 微凸点

3D IC测试挑战

已知好芯片（KGD） · 堆叠前后测试策略 · 测试访问机制

TSV测试基础

TSV的缺陷类型（空洞 · 裂缝 · 未对准）

TSV测试基础

TSV测试方法

TSV探针测试 · 非接触测试（如电容耦合） · TSV自测试电路

TSV测试方法

堆叠测试流程

晶圆级测试 · 堆叠后测试 · 最终测试的流程设计

堆叠测试流程晶圆级测试

3D IC DFT架构

3D DFT扫描链设计 · 跨层扫描链 · TSV测试链

3D IC测试访问机制（TAM）

测试总线设计 · 测试调度 · 测试引脚复用

3D IC BIST与自测试

堆叠存储器的BIST · 逻辑BIST在3D IC中的应用 · TSV自测试与修复

3D IC测试良率与成本分析

良率模型 · 测试成本模型 · 测试策略对良率和成本的影响

3D IC测试诊断与失效分析

故障定位 · TSV失效分析 · 堆叠层诊断

2D DFT设计案例 · 完成扫描链插入 · ATPG

案例实战DFT

存储器BIST设计案例 · 验证故障覆盖率并分析面积开销

案例实战BIST

边界扫描测试案例：设计一个JTAG链 · 编写边界扫描描述语言（BSDL） · 并模拟板级测试

案例实战JTAG

TSV测试结构设计案例 · 包括测试电路 · 测试向量生成与故障注入

案例实战TSV

3D堆叠测试流程案例 · 包括KGD测试 · 堆叠后测试和最终测试

案例实战3D堆叠测试流程…

常见问题与解决方案

扫描链故障 · ATPG覆盖率低 · BIST失效

常见问题解决方案

工具链与自动化

主流DFT工具（Tessent · DFTMAX · Modus）和3D测试工具的使用技巧

工具链自动化

前沿趋势与新技术

AI在DFT中的应用 · 可测试性设计自动化 · 3D IC测试标准演进（IEEE 1…

前沿趋势新技术

综合项目实战与考核

设计一个包含DFT和3D测试的完整项… · 从规格定义到测试报告 · 并进行答辩与评估

综合项目实战考核