3. 热传导基础

Chiplet 封装将多个裸片（Die）集成在同一个基板上，单位面积的热流密度远超传统单芯片封装。热管理设计的本质，是对热量从产生点到最终耗散环境的整个传递路径进行精确建模与优化。本章从热传导的物理根基出发，建立热阻网络与热容的工程分析框架，并进一步探讨瞬态热响应——这是理解芯片功耗波动、突发负载以及散热器选型的基础。无论是做封装设计、系统散热仿真，还是进行热测试与降额分析，本章内容都是必须夯实的地基。

3.1 傅里叶定律：热传导的物理根基

傅里叶定律描述了热量在介质中传导的基本规律：在单位时间内，通过某一截面的热量与温度梯度及截面面积成正比，方向与温度升高的方向相反。其微分形式为：

q = -k · A · (dT/dx)

其中，q 为热流率（W），k 为材料导热系数（W/m·K），A 为垂直于热流方向的截面积（m²），dT/dx 为温度梯度（K/m）。负号表示热量从高温向低温传递。对于 Chiplet 封装，硅的导热系数约为 130~150 W/m·K，而封装基板（如有机材料）的导热系数仅为 0.2~0.5 W/m·K，两者相差两个数量级，这决定了热量在硅片内部扩散迅速，但在基板层会遇到明显瓶颈。

在实际工程中，我们更常使用傅里叶定律的积分形式来计算一维稳态热传导：

Q = k · A · (T1 - T2) / L

其中 L 为热流路径长度。这个公式直接引出了热阻的概念：R = L / (k·A)，单位为 °C/W。热阻越大，相同功耗下产生的温差越大。在 Chiplet 设计中，我们通常需要关注三个关键材料层的热阻：硅片本身（厚度约 100~200 μm）、热界面材料 TIM（厚度约 20~50 μm）、以及散热盖/散热器（厚度约 1~3 mm）。

3.2 热阻网络：从物理结构到等效电路

热阻网络将复杂的三维热传导路径抽象为一维或多维的电阻网络，使得我们可以借用电路分析的方法来求解温度分布。对于 Chiplet 封装，典型的热阻网络包含以下节点：

建立热阻网络的关键步骤是：首先识别所有热流路径（从结到外壳、从结到 PCB、从结到相邻 Die），然后为每条路径分配对应的热阻值，最后将这些热阻按照串并联关系组合成网络。对于 Chiplet 多 Die 场景，还需要考虑 Die 之间的横向热耦合，这通常通过互阻（mutual resistance）来建模。

在实际操作中，我们使用以下流程来建立热阻网络模型：

1. 几何建模： 根据封装图纸提取各层材料的厚度、面积和热导率。
2. 路径识别： 确定主要热流方向（通常为垂直方向，但 Chiplet 需考虑横向扩散）。
3. 热阻计算： 对每层材料计算 R = L/(k·A)，对界面接触热阻查表或实验获取。
4. 网络化简： 将串并联热阻合并，得到从结到环境的等效热阻 R_ja。
5. 温度求解： 根据 T_j = T_a + P × R_ja 计算结温。

3.3 热容与瞬态热响应：从稳态到动态

稳态热阻网络只能回答“最终温度是多少”，但无法回答“温度上升多快”或“功耗脉冲持续多久会触发过温保护”。这些问题需要引入热容的概念。热容 C 定义为材料储存热量的能力：

C = ρ · V · c_p

其中 ρ 为密度（kg/m³），V 为体积（m³），c_p 为比热容（J/kg·K）。硅的比热容约为 700 J/kg·K，密度约为 2330 kg/m³。一个 10mm × 10mm × 0.2mm 的硅片，其热容约为 0.033 J/K——这个值看似很小，但在毫秒级的时间尺度内，它足以缓冲功耗突变带来的温度冲击。

将热阻 R 和热容 C 组合，就构成了 RC 热网络模型。对于一阶 RC 网络，温度响应为：

T(t) = T_∞ + (T_0 - T_∞) · e^(-t/τ)

其中 τ = R × C 为时间常数。当功耗阶跃从 0 变为 P 时，结温从初始温度 T_0 按指数规律趋近于稳态温度 T_∞ = T_a + P × R。时间常数 τ 决定了温升的速度：经过 1τ 达到 63.2% 的稳态温升，经过 3τ 达到 95%，经过 5τ 基本稳定。

对于 Chiplet 系统，完整的热网络是多阶的：硅片本身的热容（τ 约 5~20 ms）、封装基板的热容（τ 约 100~500 ms）、散热器的热容（τ 约 1~10 s）。这意味着不同时间尺度的功耗波动会触发不同层级的热响应。例如，一个持续 10 ms 的功耗尖峰主要被硅片热容吸收，而一个持续 10 s 的高负载则会使整个散热器温度上升。

3.4 案例拆解：Chiplet 处理器突发负载下的瞬态热响应

某 Chiplet 处理器由 4 个计算 Die 和 2 个 I/O Die 组成，单 Die 面积 12mm × 12mm，硅片厚度 150 μm。系统采用风冷散热器，R_jc = 0.15 °C/W，R_cs = 0.08 °C/W，R_sa = 0.35 °C/W。环境温度 25°C。在基准测试中，处理器从空闲（总功耗 20W）切换到满载（总功耗 180W），切换时间小于 1 ms。

初始分析： 稳态结温 T_j = 25 + 180 × (0.15 + 0.08 + 0.35) = 25 + 180 × 0.58 = 129.4°C。这已经接近硅片的安全上限（通常为 125°C），因此需要评估瞬态过程是否会导致更严重的过冲。

瞬态建模： 将系统简化为两级 RC 网络：第一级为硅片热容 C1 = 4 × (12e-3 × 12e-3 × 150e-6) × 2330 × 700 ≈ 0.14 J/K（4 个 Die 并联）；第二级为散热器热容 C2 ≈ 500 J/K（铝制散热器，约 500g）。对应时间常数：τ1 = R_jc × C1 ≈ 0.15 × 0.14 ≈ 21 ms；τ2 = (R_cs + R_sa) × C2 ≈ 0.43 × 500 ≈ 215 s。

关键判断： 由于 τ1 远小于 τ2，在功耗突变的初始阶段（0~100 ms），热量主要被硅片热容吸收，散热器温度几乎不变。此时硅片温升速率由 C1 决定：dT/dt = P / C1 = 160W / 0.14 J/K ≈ 1143 K/s。这意味着在 50 ms 内，硅片温度会上升约 57°C。如果初始温度为 50°C（空闲状态），50 ms 后温度达到 107°C，尚未超过 125°C 上限；但若初始温度为 80°C（已有部分负载），则 50 ms 后温度达到 137°C，触发过温保护。

优化措施： ① 增加硅片厚度至 200 μm，C1 提升至 0.19 J/K，温升速率降至 842 K/s；② 在封装内集成相变储热材料（PCM），利用潜热吸收瞬态热量；③ 调整 DVFS 策略，将功耗爬升速率限制在 50 W/ms 以内，使温升速率降至 357 K/s。

结果对比： 采用方案③后，实测满载切换时峰值结温为 118°C，比原始设计降低 19°C，且未触发降频保护。代价是满载建立时间从 1 ms 延长至 5 ms，对性能影响约 2%。

复盘经验： 瞬态热设计的关键在于匹配功耗变化速率与热时间常数。对于 Chiplet 系统，硅片热容是应对微秒至毫秒级功耗尖峰的第一道防线，而散热器热容则决定了秒级持续负载的温升。设计时应优先优化硅片厚度和 TIM 材料，其次考虑散热器质量与风道设计。

3.5 常见误区与总结复盘

在热传导基础的学习和应用中，工程师常犯以下错误：

• 误区一：只关注稳态热阻。 忽略瞬态热响应会导致对功耗尖峰的错误评估。正确做法是同时计算稳态温升和瞬态温升速率，取两者中的较大风险作为设计约束。
• 误区二：将热容视为常数。 实际上，材料的热容随温度变化（尤其在高温段），且相变材料在相变点附近热容会急剧增大。在精确仿真中应使用温度相关的热物性参数。
• 误区三：忽略界面热阻的瞬态特性。 TIM 材料在温度循环中可能发生泵出效应，导致接触热阻随时间恶化。在寿命评估中应引入热阻退化模型。
• 误区四：将多 Die 简化为单热源。 Chiplet 中不同 Die 的功耗差异巨大，且存在横向热耦合。简化模型会低估热点温度，建议至少按 Die 级建立热阻网络。

总结： 傅里叶定律提供了热传导的物理基础，热阻网络将物理问题转化为工程可计算的电路模型，热容与瞬态响应则补充了时间维度的分析能力。三者结合，构成了 Chiplet 热管理从静态到动态、从单点到系统的完整分析框架。在实际项目中，建议先建立稳态热阻网络确定极限功耗，再引入热容评估瞬态响应，最后通过多热源耦合仿真验证设计裕量。下一阶段的学习将聚焦于具体的散热技术——从风冷、液冷到两相冷却，这些技术的选型与优化都依赖于本章建立的热阻-热容模型。