2. 电源基础回顾
在进入多路数字电源时序与均流的具体设计之前，有必要把电源体系的基本分类和系统组成重新梳理一遍。很多时序与均流问题，本质上并不是控制算法写错了，而是对电源拓扑、反馈方式和输出结构理解不到位。本节从线性电源与开关电源的差异出发，再区分数字电源与模拟电源，最后落到多路输出系统的基本组成与关键指标，为后续章节建立统一的术语和判断框架。
一、线性电源与开关电源：能量转换方式的根本差异
线性电源的核心是调整管工作在线性放大区，通过改变调整管的等效电阻来消耗多余能量，从而稳定输出电压。它的优点是输出纹波小、噪声低、响应快、电路简单，缺点是效率低、发热大，输入输出压差越大损耗越严重。开关电源则让功率管工作在饱和与截止之间高速切换，借助电感和电容储能、释能，把能量以“斩波”的方式传递到输出端。它的效率通常可达 85%～95%，但开关噪声、纹波和 EMI 更复杂，环路补偿也更讲究。
从时序与均流角度看，线性电源的并联均流较难实现，因为调整管压降和温度漂移会直接改变输出；而开关电源可以通过 PWM 占空比、开关频率和电流采样实现更精细的均流控制。因此，多路数字电源系统几乎都建立在开关电源拓扑之上。
二、数字电源与模拟电源：控制环路的实现方式
模拟电源使用运放、比较器、基准源和 RC 补偿网络构成电压环和电流环，控制量连续变化，环路带宽高、延迟小。数字电源则把采样值送入 ADC，由 MCU 或专用数字控制器执行 PID、滤波、均流和时序逻辑，再通过 DPWM 输出驱动信号。它带来的最大变化是“可编程”：输出电压、上电斜率、时序延迟、均流系数、保护阈值都可以通过寄存器配置，并且能通过 PMBus、I²C 等接口在线读取电压、电流、温度、故障状态。
需要强调的是，数字电源并不等于“全数字”。其功率级仍然是开关变换器，采样、驱动和部分保护往往仍由模拟电路完成。真正的差异在于控制决策和参数管理是否由数字内核完成。对于多路输出系统，数字电源的优势尤其明显：多路之间的时序、跟踪、均流和故障联动可以在同一颗控制器内统一调度。
三、多路输出系统的基本组成
一个典型的多路数字电源系统通常包含以下部分：
- 输入级： EMI 滤波、浪涌抑制、输入电容和保险丝，负责把前级母线或适配器电源净化后送入各路变换器。
- 功率级： 每路一个 Buck、Boost 或 Buck-Boost 变换器，包含功率管、电感、输出电容和电流采样电阻。
- 控制级： 数字控制器或 MCU，负责各路 PWM 生成、环路计算、时序状态机和均流算法。
- 采样与保护： 电压、电流、温度采样，过压、欠压、过流、过温保护，以及故障锁存与恢复逻辑。
- 通信与配置： PMBus/I²C 接口、非易失参数存储、上位机配置工具和日志记录。
- 负载与配电： 多路负载、电源轨、去耦网络和地平面设计，直接影响纹波和均流效果。
四、关键指标与参数关系
多路电源系统的评价指标可以分为静态、动态和系统级三类。静态指标包括输出电压精度、负载调整率、线性调整率和纹波；动态指标包括负载瞬态响应、恢复时间和上电斜率；系统级指标则包括时序精度、均流误差、效率、保护一致性和通信可靠性。下表给出常用指标及其对时序/均流设计的影响。
| 指标 | 典型范围 | 对时序/均流的影响 |
|---|---|---|
| 输出电压精度 | ±1%～±3% | 精度差会导致并联各路输出不一致，均流环需要更大调节范围 |
| 负载调整率 | ±0.5%～±2% | 负载突变时电压跌落会影响下游芯片复位和时序判断 |
| 纹波 | 10 mV～50 mV | 纹波过大会干扰电流采样，造成均流误判 |
| 瞬态恢复时间 | 50 µs～500 µs | 恢复慢会拉长时序等待窗口，影响多路联动 |
| 均流误差 | ±3%～±10% | 直接决定并联模块的热应力和寿命一致性 |
| 时序精度 | ±1 ms～±10 ms | 决定多路上下电顺序是否满足芯片手册要求 |
| 效率 | 85%～95% | 影响温升，温升又反过来影响采样和均流精度 |
五、案例与常见误区
以一个 FPGA 供电系统为例：内核电压 0.9 V/30 A、辅助电压 1.8 V/10 A、接口电压 3.3 V/5 A，要求内核先于接口上电，且三路需要均流扩展。若使用模拟电源分别搭建，三路之间的时序需要外部 RC 延迟或电源监控芯片协调，均流则要额外增加均流母线和运放电路。改用数字电源控制器后，三路时序可以在寄存器中直接配置为上电延迟 0 ms、5 ms、10 ms，均流环由同一数字内核统一计算，故障时还能通过 PMBus 上报具体是哪一路异常。
常见误区一：把“数字电源”理解为“没有模拟部分”。实际上采样、驱动和部分保护仍依赖模拟电路，数字化的只是控制决策和参数管理。
常见误区二：只关注单路指标，忽略多路之间的相互影响。某一路负载突变会通过输入母线耦合到其他路，造成时序误判或均流振荡。
常见误区三：均流误差只看平均值，不看动态过程。启动瞬间和负载跳变时的均流偏差，往往比稳态更能暴露环路问题。
复盘建议：在进入时序与均流设计前，先为每一路建立“拓扑—控制—采样—保护—通信”五要素清单，并记录输出电压、电流、纹波、瞬态和均流误差的实测值。后续章节中的时序配置和均流算法，都应基于这份基线数据来调参，而不是凭经验直接套用。
多路电源基线记录示例：
Rail Vout Imax Ripple Transient Share_Err
VCCINT 0.90 V 30 A 25 mV 80 mV/200µs ±5%
VCCAUX 1.80 V 10 A 15 mV 50 mV/150µs ±4%
VCCO 3.30 V 5 A 20 mV 60 mV/180µs ±6%
时序要求：VCCINT → VCCAUX → VCCO，间隔 5 ms
掌握以上基础后，后续讨论多路数字电源的时序状态机、均流环和故障联动时，就能清楚地区分：哪些问题来自功率级本身，哪些来自控制策略，哪些来自系统级耦合。这是做好时序与均流设计的第一步。