📚 课程目录第4章 GaN器件驱动技术

4. GaN器件驱动技术

GaN HEMT 与硅 MOSFET 在驱动特性上存在本质差异。硅 MOSFET 依靠氧化层隔离栅极，栅压范围宽、阈值高、栅极电荷大；而 GaN HEMT 采用肖特基栅或绝缘栅结构，栅极耐压窗口窄、阈值电压低、开关速度极快。若沿用传统硅驱动方案，轻则效率下降，重则栅极击穿或桥臂直通。因此，GaN 驱动设计必须围绕“窄窗口、低阈值、高 dv/dt、共源电感敏感”四个关键词展开。

一、栅极驱动电压要求

以增强型 GaN HEMT 为例，其典型栅极绝对最大额定值为 −10 V 至 +6 V，推荐开通电压为 +5 V 至 +6 V，关断电压为 0 V 或负压。栅极阈值电压通常仅 1.0 V 至 1.5 V，这意味着任何栅极振铃、串扰或地弹都可能使器件误导通。同时，GaN 栅极氧化层或肖特基结的长期可靠性对正向过压非常敏感，持续超过 6 V 会加速退化。

驱动电压设计需权衡两点：正向电压越高，导通电阻 R_DS(on) 越低，但栅极寿命和抗振铃裕量越小；负压关断可提高抗干扰能力，但负压过深会增加反向栅极应力。工程上常取 +5.5 V 开通、−2 V 至 −3 V 关断，并在栅极串联小电阻与铁氧体磁珠抑制高频振荡。

二、共源电感影响

共源电感 L_s 是 GaN 驱动中最隐蔽的“性能杀手”。它位于栅极回路与功率回路共享的源极路径上。当漏极电流快速变化时，L_s 上产生感应电压 v = L_s·di/dt，该电压同时作用于栅极回路，形成负反馈：开通过程中抬升源极电位，削弱 V_GS，减慢开通；关断过程中又可能将源极电位拉低，使 V_GS 瞬间升高，造成误导通。

在 LLC 谐振变换器中，半桥上下管的 di/dt 可达数十 A/ns，即使 1 nH 的共源电感也会产生数伏干扰。因此，GaN 驱动必须采用开尔文源极连接：驱动回路的地直接连到器件源极焊盘，功率回路走独立的源极路径，使 L_s 不共享。这是 GaN 驱动区别于硅驱动的核心布线原则。

三、驱动电路设计要点

GaN 驱动电路通常由驱动 IC、栅极电阻、关断路径和负压产生电路组成。设计时需关注以下参数：

设计项	典型取值/做法	目的
开通栅极电阻 R_g,on	2 Ω ~ 10 Ω	控制开通 di/dt，抑制振铃
关断栅极电阻 R_g,off	0.5 Ω ~ 2 Ω 或直接短路	加速关断，降低关断损耗
关断电压	0 V 或 −2 V ~ −3 V	防止 dv/dt 误导通
栅极磁珠	高频铁氧体磁珠	抑制 100 MHz 以上振荡
驱动回路面积	尽量小，开尔文连接	降低 L_loop 和 L_s

驱动 IC 应选择支持负压关断、具有高共模瞬态抗扰度（CMTI > 100 V/ns）的 GaN 专用驱动器。若采用自举供电，需注意自举电容在负压关断时不能反向充电，必要时增加钳位二极管。

四、死区时间优化

LLC 半桥中，死区时间过短会导致上下管直通，产生巨大尖峰电流；死区时间过长则使体二极管（或反向导通通道）导通时间增加，反向导通压降大、损耗高。GaN HEMT 没有体二极管，反向导通压降约 2 V 至 3 V，远高于硅 MOSFET 的 0.7 V，因此死区损耗更敏感。

优化方法：先以较大死区（如 100 ns）保证安全，再逐步减小至刚好不直通，同时监测半桥中点电压振铃和温升。典型 LLC 死区时间为 20 ns 至 60 ns，具体取决于母线电压、负载和驱动速度。可借助双脉冲测试平台测量不同死区下的开关波形与损耗。

实操建议：死区时间应随母线电压和负载电流动态调整。轻载时 di/dt 小，可适当缩短死区；重载时 di/dt 大，需留足裕量。部分数字控制器支持自适应死区，可显著降低反向导通损耗。

五、负压关断方法

负压关断是抑制 GaN 误导通的有效手段。常见实现方式有三种：

双电源供电：驱动 IC 使用 +5.5 V 和 −3 V 双电源，关断时输出负压。电路简单，但需额外负压产生电路。
电容耦合负压：在栅极回路串联电容和二极管，关断时电容上预充的负压加在栅源之间。成本低，但负压深度随占空比变化。
有源钳位：关断时通过钳位电路将栅极拉至负压，同时吸收栅极振铃能量。适合高可靠性场景。

注意：负压关断并非越负越好。超过 −5 V 会显著增加栅极反向应力，缩短器件寿命。同时，负压关断会增大关断时的栅极回路振铃，需配合栅极电阻和磁珠使用。

六、常见误区与复盘

误区一：认为 GaN 可以像硅 MOSFET 一样直接替换，忽略栅极电压窗口和共源电感。结果往往是效率不升反降，甚至炸管。

误区二：只关注开通速度，忽略关断振铃。GaN 关断 di/dt 极高，若栅极回路电感大，V_GS 会瞬间抬升，导致误导通和桥臂直通。

误区三：死区时间照搬硅方案。GaN 反向导通压降高，死区损耗占比更大，必须重新优化。

复盘要点：驱动设计完成后，务必进行双脉冲测试，观察 V_GS 波形是否干净、有无误导通尖峰；测量开尔文源极连接前后的开关损耗差异；在满载和轻载下分别验证死区时间。只有驱动回路、功率回路和死区三者协同，GaN 的高频高效优势才能真正落地。

# 双脉冲测试关键观测项
VGS_high  : 开通平台电压，应稳定在 5.5V ± 0.3V
VGS_low   : 关断电压，应低于 0V 或接近 0V，无正向尖峰
VDS_ring  : 漏源振铃，峰值不超过母线电压 1.3 倍
Id_peak   : 电流尖峰，用于评估直通风险
T_dead    : 死区时间，建议从 100ns 逐步减小至 30ns 附近

综上，GaN 驱动技术是高频 LLC 设计的“最后一公里”。栅极电压窗口、共源电感、驱动回路、死区时间和负压关断五个要素相互耦合，任何一项疏忽都会抵消 GaN 的开关优势。建议在 PCB 布局阶段就确定开尔文连接方案，并在调试阶段用双脉冲测试逐项验证，形成可复用的驱动设计规范。