3. GaN HEMT器件原理
在GaN高频LLC电源设计中，理解GaN HEMT（高电子迁移率晶体管）的器件物理，是正确选型、驱动设计与损耗评估的前提。与硅基MOSFET依靠掺杂形成反型沟道不同，GaN HEMT依靠AlGaN/GaN异质结界面处的二维电子气（2DEG）导电，这一根本差异决定了它的开关速度、导通电阻与栅极特性。本节从结构出发，串联起2DEG、导通电阻、栅极电荷与输出电容这几条关键线索。
一、增强型与耗尽型GaN HEMT的结构差异
AlGaN与GaN之间存在自发极化和压电极化效应，在异质结界面形成高浓度、高迁移率的二维电子气。由于2DEG天然存在，耗尽型（D-mode）器件在栅压为0V时就是导通的，属于常开（Normally-On）器件。这在电源应用中存在安全隐患：一旦驱动失效，器件无法关断。因此，实际电源设计普遍采用增强型（E-mode）器件，即常关（Normally-Off）器件。
实现增强型主要有两条技术路线：其一是p-GaN栅结构，在栅极下方生长一层p型GaN，通过其内建电场耗尽下方2DEG，使阈值电压为正；其二是Cascode级联结构，将一颗低压硅MOSFET与一颗高压耗尽型GaN HEMT串联封装，用硅MOSFET控制GaN的源极电位，从而获得常关特性。p-GaN栅器件开关更快、封装更简单，是当前高频LLC的主流选择；Cascode器件驱动兼容性好，但体二极管与寄生电感特性更复杂。
二、二维电子气：低导通电阻的物理根源
2DEG的电子被限制在异质结界面的三角形势阱中，沿垂直方向运动受限，但在平行界面方向可自由移动。由于AlGaN与GaN界面处没有掺杂杂质散射，2DEG的电子迁移率极高，典型值可达1500～2000 cm²/(V·s)，远高于硅反型层沟道的迁移率。同时，2DEG的电子面密度可达1×10¹³ cm⁻²量级，这意味着在相同耐压下，GaN HEMT可以获得比硅MOSFET低得多的单位面积导通电阻。
这一特性直接转化为电源设计的收益：在LLC谐振变换器中，原边开关管的导通损耗与导通电阻成正比。GaN HEMT的低RDS(on)使得在相同封装尺寸下，导通损耗显著降低，从而允许更高的开关频率与更高的功率密度。
三、导通电阻、栅极电荷与输出电容特性
GaN HEMT的导通电阻RDS(on)由多个分量构成，可近似表示为：
R_DS(on) ≈ R_contact + R_access + R_2DEG + R_drift
其中：
R_contact 源漏欧姆接触电阻
R_access 栅源/栅漏接入区电阻
R_2DEG 二维电子气沟道电阻
R_drift 漂移区电阻（决定耐压）与硅器件不同，GaN HEMT没有体二极管，反向导通依靠沟道或外加续流路径。其输出电容Coss包含Cds与Cgd，具有强烈的非线性：在低VDS时Coss较大，高VDS时迅速减小。Coss存储的能量Eoss=½·Coss·VDS²在硬开关过程中会以热的形式耗散，因此高频LLC通常采用软开关（ZVS）来规避这一损耗。
栅极电荷Qg方面，GaN HEMT的栅极结构比硅MOSFET简单，Qg通常更小，驱动损耗更低。但p-GaN栅器件的栅极电压窗口较窄，通常为-3V～+6V，且栅极漏电流随温度上升而增大，驱动电路必须严格限压。此外，GaN HEMT的栅极阈值电压存在一定的分散性，设计时需留足裕量。
| 参数 | 典型GaN HEMT | 典型硅MOSFET | 对LLC设计的影响 |
|---|---|---|---|
| 导通电阻 RDS(on) | 30～150 mΩ | 100～500 mΩ | 降低原边导通损耗 |
| 栅极电荷 Qg | 3～10 nC | 20～60 nC | 降低驱动损耗，支持高频 |
| 输出电容 Coss | 50～200 pF（非线性） | 200～800 pF | 影响ZVS死区时间设计 |
| 反向恢复电荷 Qrr | ≈0（无体二极管） | 较大 | 减少桥臂直通与EMI |
| 阈值电压 Vth | 1.0～2.5V（E-mode） | 2～4V | 需注意驱动电压裕量 |
四、案例与设计场景：LLC原边开关管选型
假设设计一台300W、开关频率200kHz的LLC变换器，原边采用半桥结构，母线电压400V。若选用650V/150mΩ的GaN HEMT，其Qg约为6nC，Coss约为120pF。在ZVS条件下，Coss能量被谐振电流回收，开关损耗极小；而死区时间需根据Coss与励磁电流计算，确保在死区内完成充放电。若误用耗尽型器件而未加负压关断，上电瞬间桥臂直通，器件将在微秒级内损坏。
五、常见误区与复盘
- 误区一：把耗尽型当增强型用。耗尽型器件零栅压导通，必须提供负压关断，否则系统上电即短路。选型时务必确认“Normally-Off”标识。
- 误区二：忽略Coss非线性。用单一电容值计算死区时间会导致ZVS失败或体二极管导通，应使用Coss积分能量Eoss进行校核。
- 误区三：驱动电压超限。p-GaN栅器件栅极耐压通常仅±6V～±7V，驱动电阻与钳位电路不可省略。
- 误区四：认为无体二极管就无需考虑反向导通。LLC死区期间谐振电流需通过沟道反向导通，若驱动未及时开通，电流将走更高压降路径，增加损耗。
综上，GaN HEMT的增强型/耗尽型结构决定了其安全边界，2DEG提供了低导通电阻的物理基础，而Qg与Coss则直接约束了高频LLC的驱动与死区设计。只有把这些器件参数与LLC的软开关工作方式对应起来，才能在效率与可靠性之间取得平衡。