3. 控制板硬件架构
在硅光控制板与 PIC 联合调试中，控制板是连接上位机算法与光子芯片物理世界的“神经中枢”。它需要把数字控制指令转换为高精度模拟电压/电流，驱动 PIC 上的热光移相器、可调衰减器、微环谐振器，同时采集光功率、温度、电流等模拟量，形成闭环。理解控制板的硬件架构，是后续联合调试、故障定位与性能优化的基础。
一、控制板组成：从数字域到模拟域的完整链路
一块典型的硅光控制板可划分为五个功能域：数字处理域、模拟输出域、模拟采集域、电源域和通信域。数字处理域以 MCU 或 FPGA 为核心，负责协议解析、控制算法、时序调度；模拟输出域由多通道 DAC 及驱动放大/滤波电路组成，把数字码值转换为移相器所需的电压或电流；模拟采集域由 ADC、跨阻放大器和多路复用器组成，采集光探测器（PD）、热敏电阻和电流监测信号；电源域提供多路低噪声、低纹波的模拟与数字电源；通信域则通过以太网、USB、SPI 或 UART 与上位机及其他板卡交互。
在联合调试场景中，控制板通常需要同时驱动数十甚至上百个移相器通道，因此通道密度、通道间一致性、输出噪声和建立时间是最关键的架构指标。若控制板仅用单颗 MCU 直接驱动 DAC，往往受限于 SPI 带宽和 GPIO 数量；而采用 FPGA 作为时序与接口扩展核心，MCU 专注算法与通信，则能兼顾灵活性与实时性。
二、MCU/FPGA 选型：分工与权衡
MCU 与 FPGA 并非二选一，而是根据通道规模、实时性和算法复杂度进行分工。MCU 擅长串行协议、状态机、参数管理和上位机通信，开发周期短；FPGA 擅长并行时序、多通道同步、高速接口和确定性延迟。对于 8～16 通道的小型控制板，一颗带高速 SPI 和足够 DAC 的 MCU 即可胜任；对于 32 通道以上、需要微秒级同步更新的系统，通常采用“MCU + FPGA”架构：MCU 负责与上位机通信和闭环算法，FPGA 负责多路 DAC 的并行刷新、ADC 的同步采样以及触发信号生成。
选型时需重点关注以下参数：DAC 接口类型（SPI/I²C/并行）、最大更新率、通道数、ADC 分辨率与采样率、FPGA 逻辑资源与 SerDes 能力、MCU 主频与浮点单元、封装与功耗。例如，若需要 64 通道 16 位 DAC 以 10 kSPS 更新，SPI 总线带宽和 FPGA 的并行输出能力就成为瓶颈；若闭环控制需要 100 kSPS 采样，则 ADC 接口和 FPGA 内部 FIFO 深度必须匹配。
| 选型维度 | MCU 方案 | FPGA 方案 | MCU+FPGA 方案 |
|---|---|---|---|
| 适用通道数 | 8～16 通道 | 32～128 通道 | 16～256 通道 |
| 同步更新能力 | 一般，受 SPI 顺序限制 | 强，可并行锁存 | 强，FPGA 负责同步 |
| 闭环算法 | 适合 PID、查表 | 适合高速滤波、并行比较 | MCU 算法 + FPGA 时序 |
| 开发难度 | 低 | 高 | 中高 |
| 典型场景 | 小规模光模块控制 | 大规模相控阵/矩阵开关 | 硅光联合调试平台 |
三、DAC/ADC 接口：精度、速度与噪声的平衡
DAC 是控制板与 PIC 之间的关键桥梁。热光移相器通常需要 0～5 V 或 0～10 V 的电压驱动，部分器件需要电流驱动。DAC 选型需关注分辨率（12/14/16 位）、输出范围、积分非线性（INL）、差分非线性（DNL）、建立时间和输出噪声。对于微环谐振器，波长对温度极其敏感，DAC 的 1 LSB 电压变化可能引起数十皮米波长漂移，因此 16 位 DAC 往往比 12 位更合适。接口方面，SPI 接口节省引脚但更新率受限；并行接口速度快但占用 FPGA 引脚多；I²C 适合低速辅助通道。
ADC 负责采集光功率、温度和电流。光探测器输出通常为微安级电流，需先经跨阻放大器（TIA）转换为电压，再进入 ADC。ADC 选型需关注分辨率、采样率、输入范围、信噪比和通道数。多通道采集常采用模拟多路复用器加单 ADC 的方案以降低成本，但会牺牲同步性；若需要同步采集，则应选择多通道同步采样 ADC 或每通道独立 ADC。在联合调试中，ADC 的参考电压噪声和 PCB 布局对光功率读数影响极大，必须使用低噪声基准源并做好模拟地隔离。
# 典型 DAC 配置示例（SPI 模式）
DAC_CHANNELS = 64
DAC_RESOLUTION = 16
DAC_VREF = 5.0 V
SPI_CLOCK = 50 MHz
UPDATE_RATE = 10 kSPS
# 单通道码值计算
code = round(voltage / DAC_VREF * (2**16 - 1))
# 64 通道顺序刷新时间估算
t_update = 64 * 24 / SPI_CLOCK ≈ 30.7 µs
四、电源管理与通信接口：低噪声与高可靠并重
电源管理是控制板设计中容易被低估的环节。硅光 PIC 对电源纹波和噪声非常敏感，尤其是热光移相器的驱动电源，纹波会直接调制光相位，导致输出光功率抖动。因此，模拟电源通常采用“DC-DC 预降压 + LDO 后稳压”的两级方案，并在 LDO 输出端增加 π 型滤波和去耦电容。数字电源与模拟电源应分区布局，必要时使用磁珠或隔离器件。上电时序也需管理：通常先建立数字电源，再建立模拟电源，最后使能 DAC 输出，避免上电瞬间冲击 PIC。
通信接口方面，控制板与上位机之间常用千兆以太网或 USB 2.0/3.0，板内则使用 SPI、I²C 和 UART。以太网适合远距离、高数据量场景；USB 适合实验室调试；SPI 用于 FPGA 与 DAC/ADC 之间的高速数据交换；I²C 用于温度传感器、EEPROM 等低速器件。通信协议设计应包含帧头、通道地址、数据长度和 CRC 校验，确保在电磁干扰环境下可靠传输。
五、PCB 设计要点与常见误区
PCB 设计直接决定控制板的噪声、串扰和热性能。关键要点包括：模拟与数字分区布局，避免数字回流穿越模拟区域；DAC 输出走线尽量短且远离时钟线；SPI 时钟线做包地处理；电源平面完整，去耦电容靠近芯片引脚；大电流驱动路径加宽铜箔并考虑散热。对于多通道 DAC，通道间串扰是常见问题，应通过增加地线隔离、错开走线层和降低输出阻抗来抑制。
常见误区有三：一是只关注 DAC 分辨率，忽略输出噪声和建立时间，导致实际控制精度远低于理论值；二是模拟地与数字地单点连接处理不当，形成地环路；三是电源去耦电容容值单一，未覆盖高频和低频段。复盘时应使用示波器和频谱仪测量 DAC 输出噪声，用热像仪检查电源和驱动芯片温升，并结合光功率反馈定位问题。
综上，控制板硬件架构的核心在于“数字域灵活、模拟域干净、电源域安静、通信域可靠”。只有把 MCU/FPGA 分工、DAC/ADC 接口、电源管理和 PCB 设计作为一个整体来权衡，才能为后续硅光控制板与 PIC 的联合调试提供稳定、可重复的硬件基础。