1. 课程导入

硅光集成芯片（Silicon Photonics Integrated Circuit，SiPIC）把调制器、波导、光栅耦合器、光电探测器、分束器与热光/电光调相结构集成在同一硅基平台上，用光信号完成高速传输与感知。与成熟CMOS电路不同，硅光器件的性能高度依赖工艺偏差、波长、温度、偏振与耦合条件，因此“设计完成”并不等于“性能达标”。本课程聚焦一个关键工程环节：如何用测试芯片与DOE（Design of Experiments，实验设计），在流片前后高效获取器件与工艺的真实数据，并据此完成建模、校准与设计迭代。

一、核心定义：测试芯片与DOE设计是什么

硅光PIC测试芯片是一类以“测量与表征”为主要目的的芯片。它通常不追求完整系统功能，而是把待测器件、校准结构、监测结构和可重复的测试单元（Unit Cell）按矩阵化方式排布，配合光/电接口，使测试人员能够快速、批量、可追溯地采集数据。典型对象包括：

• 无源器件：直波导、弯曲波导、MMI、定向耦合器、光栅耦合器、边缘耦合器。
• 有源器件：MZM、微环调制器、Ge/Si光电探测器、热光移相器。
• 工艺监测：线宽/侧壁粗糙度、掺杂浓度、薄膜厚度、套刻误差相关结构。
• 校准与去嵌：直通、短路、开路、负载等电学校准结构，以及光路参考直波导。

DOE设计则是用统计与工程方法安排实验：明确因子（Factor）、水平（Level）、响应（Response）与噪声，选择全因子、部分因子、正交表或响应面设计，用尽量少的样本获得可解释的参数关系。在硅光中，DOE常用于优化耦合效率、调制效率、插入损耗、消光比、带宽与热调功耗等指标。

二、学习目标：学完本课程应具备的能力

本课程不是单纯讲“画版图”或“跑仿真”，而是围绕测试芯片与DOE的完整工程链路展开。学完后，你应能独立完成以下任务：

1. 定义测试对象与指标：把系统需求拆解为可测的器件级参数，如插入损耗、耦合效率、消光比、带宽、暗电流、热调效率等。
2. 设计测试芯片版图：规划单元阵列、光栅耦合间距、电学Pad、参考直波导与去嵌结构，保证可测性与可重复性。
3. 制定DOE方案：识别关键因子（如波导宽度、掺杂剂量、调制长度、温度），选择合适的设计类型并估算样本量。
4. 完成测试与数据处理：使用光谱扫描、L-I-V、S参数、眼图等测试手段，完成去嵌、归一化与误差分析。
5. 建立可预测模型：从DOE数据中提取主效应与交互作用，形成工艺角模型或紧凑模型，反馈到下一轮流片。

三、课程整体框架：从器件到系统的五层结构

课程按“基础—器件—测试—DOE—系统”五层推进，每层都强调可测性与数据闭环。下表给出整体框架与关键产出：

四、产业应用全景：为什么测试芯片与DOE是量产关键

硅光已进入数据中心互连、相干通信、激光雷达、光计算与生物传感等场景。产业界的共同痛点是：工艺偏差导致性能漂移，封装耦合带来额外损耗，温度变化引起波长偏移。如果没有测试芯片与DOE，设计团队只能依赖少量样本和仿真外推，风险极高。

典型应用场景包括：

• 数据中心光模块：用DOE优化微环调制器与波分复用器，提升良率与波长对准能力。
• 相干收发：通过测试芯片表征IQ调制器与90°混频器，校准相位与幅度不平衡。
• 激光雷达：用DOE分析光学相控阵的旁瓣抑制与扫描角度，降低温漂影响。
• 光计算与传感：通过矩阵化测试单元快速筛选低损耗、高线性度器件。

五、常见误区与复盘

初学者最容易陷入以下误区：

1. 把测试芯片当成“缩小版系统”：测试芯片的核心是表征与去嵌，不是功能演示。单元应尽量独立、可寻址、可重复。
2. DOE只做“单因子轮换”：一次只改一个参数无法发现交互作用，容易错过真正的最优工艺窗口。
3. 忽略校准与参考结构：没有直通、开路、短路等去嵌结构，测到的损耗会混入探针与耦合误差。
4. 样本量不足或过度设计：样本太少无法统计显著，样本太多浪费流片面积与测试时间，需用功效分析平衡。
5. 测试数据不回流设计：DOE的最终价值是形成可预测模型，而不是只写一份测试报告。