4. 叠层设计评审
叠层设计是射频PCB从原理图走向可制造、可量产的第一道物理门槛。它决定了信号回流路径、阻抗基准、损耗水平以及EMI辐射的边界条件。评审叠层时，不能只看“几层板”这一句话，而要同时核对层数规划、参考平面完整性、介质厚度控制与阻抗一致性四个维度。任何一项失配，都会在样机阶段表现为插损偏大、驻波恶化、频响不平坦，甚至批量良率骤降。
一、核心原理：叠层是射频信号的“电磁环境合同”
射频信号在PCB中传播时，其特性阻抗由走线宽度、介质厚度、介电常数以及参考平面距离共同决定。对于微带线，阻抗近似与介质厚度成正比、与线宽和εr的平方根成反比；对于带状线，则与上下参考平面间距密切相关。因此，叠层一旦确定，实际上就锁定了阻抗、损耗和回流路径的“合同条款”。
评审时首先要问：射频走线是否有连续、完整的参考平面？参考平面不仅是“地”，更是回流电流的镜像路径。若参考平面被分割、开槽或跨岛，回流被迫绕行，形成大环路，导致辐射增强、串扰上升、阻抗突变。其次要问：介质厚度是否在加工公差内可控？半固化片与芯板的厚度公差、压合流胶、铜箔粗糙度都会影响最终阻抗。最后要问：层数规划是否给射频、电源、数字和时钟留出了合理的隔离与屏蔽空间。
评审核心公式：Z0 ≈ (60/√εeff) × ln(8h/w + w/4h)（微带线近似）。其中h为介质厚度，w为线宽。h变化10%，Z0约变化5%～8%。对于50Ω系统，这已足以造成明显反射。
二、层数规划：从“够用”到“可量产”
层数规划不是越多越好，而是要在成本、损耗、隔离和工艺能力之间取平衡。常见射频板层数方案如下：
| 层数 | 典型结构 | 适用场景 | 主要风险 |
|---|---|---|---|
| 2层 | 顶层射频+底层地 | 低频、低成本、短走线 | 参考平面不完整，隔离差 |
| 4层 | 射频/地/电源/数字 | 中频模块、Wi-Fi/BT | 电源地耦合，需仔细分区 |
| 6层 | 射频/地/中频/电源/数字/地 | 收发链路、滤波器组 | 层间对准与阻抗控制 |
| 8层及以上 | 多级屏蔽+独立电源 | 相控阵、毫米波、高隔离 | 成本高，压合难度大 |
评审要点：射频层应尽量紧邻完整地平面，形成“射频—地”三明治结构；电源层与地层应成对出现，降低电源阻抗；数字信号层应远离射频层，必要时用地层隔离。对于2层板，若射频走线较长，必须评估底层地平面的完整性，避免被数字走线切割。
三、参考平面完整性与介质厚度控制
参考平面完整性评审要逐层检查：射频走线下方是否有连续铜皮？过孔是否在参考平面上形成密集反焊盘？平面分割是否跨越了射频回流路径？建议在评审时打开PCB工具中的“回流路径”视图，沿射频走线追踪最近的地平面，确认没有断点。
介质厚度控制则要结合叠层表和加工能力。常见问题包括：半固化片型号与厚度不匹配、芯板厚度公差过大、铜箔粗糙度未纳入阻抗计算。评审时应要求PCB厂提供“叠层阻抗报告”，明确每层介质厚度、εr、铜厚和对应线宽。对于阻抗线，建议预留±10%的阻抗公差，并在首件阶段用TDR实测验证。
叠层阻抗报告关键字段示例：
Layer2-Layer3 介质：FR4，εr=4.3，厚度=0.20mm±10%
射频线宽：0.35mm，目标阻抗：50Ω±10%
铜厚：1oz，粗糙度：Rz=5μm
测试点：J1-J2，TDR实测：49.2Ω实用技巧：在叠层评审时，把“参考平面完整性”和“介质厚度”放在同一张叠层截面图上核对。任何一处参考平面开槽，都要在图中标出并评估是否影响射频回流。
四、阻抗一致性：从设计到量产的闭环
阻抗一致性不是单板指标，而是批量指标。评审时要关注三个层面：设计一致性、加工一致性和测试一致性。设计一致性要求同一网络的所有射频走线使用相同叠层参数；加工一致性要求PCB厂在蚀刻、压合、钻孔等工序中控制线宽和介质厚度；测试一致性要求TDR测试点、测试夹具和测试条件统一。
常见误区是“设计阻抗50Ω，实测却偏差大”。原因往往不是计算错误，而是叠层参数与加工实际不符。例如，设计时按εr=4.3计算，实际板材批次εr=4.6；或设计介质厚度0.2mm，压合后变为0.18mm。因此，评审必须要求PCB厂提供“叠层—阻抗—线宽”对应表，并在首件阶段进行TDR实测。
排障复盘：某2.4GHz模块批量插损偏大，排查发现射频走线下方地平面被电源分割线切断，回流绕行约8mm，导致辐射和损耗增加。整改方案：调整电源分割，保证射频下方地平面完整，插损恢复至设计值。
五、评审清单与流程
- 确认射频走线层与参考平面的对应关系，逐条检查回流路径。
- 核对叠层表中每层介质厚度、εr、铜厚和阻抗目标。
- 检查电源平面与地平面的成对性，避免电源噪声耦合到射频。
- 确认数字信号层与射频层之间有地平面隔离。
- 要求PCB厂提供叠层阻抗报告和首件TDR测试数据。
- 在批量前进行阻抗一致性抽检，记录CPK或标准差。
叠层设计评审的最终目标，是让射频信号在PCB中拥有可预测、可重复的电磁环境。层数规划提供隔离与屏蔽，参考平面完整性保障回流路径，介质厚度控制锁定阻抗基准，阻抗一致性则把设计意图传递到每一块量产板。四者缺一不可，评审时建议按“截面图—叠层表—阻抗报告—TDR实测”的顺序逐项核对，形成可追溯的闭环记录。