2. 片上电感基础
在RFIC（射频集成电路）设计中，片上电感是决定LNA、VCO、PA和滤波器等核心模块性能的关键无源器件。与分立电感不同，片上电感受半导体工艺限制，其Q值（品质因数）、自谐振频率（SRF）和版图面积之间存在强烈的相互制约关系。理解电感的基本工作原理、掌握不同结构类型的优缺点，并熟练运用等效电路模型进行参数提取，是进行版图优化和电路设计的前提。本章将系统梳理片上电感的基础知识体系，为后续章节的Q值与SRF优化策略奠定理论基础。
2.1 电感工作原理与片上实现挑战
电感的基本工作原理基于法拉第电磁感应定律：当通过导体的电流发生变化时，会在其周围产生变化的磁场，该磁场又会在导体自身（自感）或邻近导体（互感）中感应出电动势。在RFIC中，片上电感通常利用金属螺旋线圈的几何结构来集中磁通量，从而获得可用的电感值。其核心物理量包括自感（L）、互感（M）以及由导体损耗和衬底损耗引起的等效串联电阻（ESR）。
片上电感的实现面临三大挑战：其一，金属互连线的电阻率远高于分立电感中的铜线，导致导体损耗显著；其二，硅衬底具有导电性，高频下会产生涡流损耗和位移电流损耗，严重降低Q值；其三，金属层与衬底之间的氧化层电容以及金属线间的耦合电容，使得电感在较高频率下呈现容性，产生自谐振现象。因此，片上电感的设计本质上是在有限面积内，对电感值、Q值、SRF和寄生效应进行多目标权衡。
2.2 片上电感结构类型详解
根据版图拓扑和电气连接方式，片上电感主要分为螺旋电感、差分电感和堆叠电感三大类，每类下又有多种变体。选择何种结构，取决于电路的工作频率、所需电感值、Q值目标以及可用的版图面积。
2.2.1 螺旋电感（Spiral Inductor）
螺旋电感是最常见的单端电感结构，其金属线圈从外部端口开始，以螺旋状向中心绕制，最后通过下层金属或跳线将中心端引出。根据几何形状，可分为方形、八边形、圆形等。方形螺旋电感易于版图绘制和参数化，但拐角处电流密度集中，会增加损耗；八边形和圆形更接近理想圆形电流环，Q值略高，但版图复杂度增加。螺旋电感的典型应用场景包括LNA的负载电感、VCO的谐振电感等。
螺旋电感的关键设计参数包括：外径（Dout）、内径（Din）、线宽（W）、线间距（S）和圈数（N）。增大线宽可降低串联电阻，但会增加寄生电容并减小电感密度；增大内径可提高Q值，但占用面积增大。设计时需借助电磁仿真工具（如HFSS、ADS Momentum）进行迭代优化。
2.2.2 差分电感（Differential Inductor）
差分电感具有对称的端口结构，两个端口分别连接差分信号的正负端。其典型结构是“8”字形或中心抽头对称螺旋。差分电感的核心优势在于：（1）对共模噪声（如电源噪声、衬底噪声）具有天然的抑制能力，因为共模信号在对称结构中产生的磁通相互抵消；（2）虚拟地点的存在使得Q值通常高于同面积的单端螺旋电感；（3）适合直接驱动差分电路（如VCO、混频器），无需额外的balun转换。其缺点是版图面积较大，且对对称性要求极高，任何不对称都会引入偶次谐波失真。
2.2.3 堆叠电感（Stacked Inductor）
堆叠电感利用多层金属（如M6和M7）垂直堆叠形成线圈，通过通孔（Via）连接不同层。这种结构可以在较小的平面面积内实现较大的电感值，因为多层线圈的磁通相互增强。堆叠电感的主要优点是面积效率高，适合面积受限的设计；但缺点是层间介质较薄，导致金属间寄生电容显著增大，SRF降低，同时由于下层金属电阻率较高，整体Q值通常低于单层螺旋电感。堆叠电感常用于需要大电感值但Q值要求不高的偏置电路或扼流圈。
| 结构类型 | Q值水平 | SRF水平 | 面积效率 | 对称性 | 典型应用 |
|---|---|---|---|---|---|
| 方形螺旋 | 中（10-15） | 中 | 中 | 差 | LNA负载、谐振 |
| 八边形/圆形螺旋 | 较高（15-20） | 中 | 中 | 差 | 高性能VCO、LNA |
| 差分电感 | 高（20-30） | 中高 | 低 | 优 | 差分VCO、混频器 |
| 堆叠电感 | 低（5-10） | 低 | 高 | 中 | 偏置扼流圈、大电感 |
2.3 等效电路模型：π模型与T模型
为了在电路仿真中准确描述片上电感的频率特性，需要建立包含寄生参数的等效电路模型。最常用的两种模型是π模型和T模型。这两种模型都能在一定频率范围内较好地拟合电感的Z参数或Y参数，但各有侧重。
2.3.1 π模型（Pi Model）
π模型由串联支路（L、Rs）和两个并联支路（Cox、Csub、Rsub）组成，形似希腊字母π。其中，L表示理想电感，Rs表示金属导体的串联损耗电阻（包含直流电阻和趋肤效应电阻），Cox表示金属线圈与衬底之间的氧化层电容，Csub和Rsub分别表示衬底的电容和电阻。π模型能够较好地反映电感对衬底的耦合效应，适用于衬底损耗占主导的设计。其局限性在于，当频率接近SRF时，模型精度下降，且无法精确模拟金属线间的横向耦合电容。
2.3.2 T模型（T Model）
T模型将电感支路拆分为两个串联部分，中间节点通过Cox、Csub、Rsub连接到衬底，形似字母T。T模型在描述金属线间耦合和电流分布方面更为细致，尤其适合模拟差分电感或具有中心抽头的电感。T模型的优点是能更准确地预测高频下的Q值变化，但参数提取过程相对复杂，需要更多的测试数据或电磁仿真结果进行拟合。
2.4 案例拆解：5GHz VCO差分电感选型与建模
背景与约束：某5GHz LC-VCO设计，要求谐振回路电感值为2nH，目标Q值大于20，版图面积预算为200μm×200μm，工艺为65nm RFCMOS，顶层金属厚度3.3μm（M8），次顶层1.5μm（M7）。
初始现象与目标：初步选用单端八边形螺旋电感，仿真发现Q值仅为14，无法满足相位噪声要求。分析原因：单端结构对衬底噪声敏感，且磁场分布不对称导致有效面积利用率低。
分析判断过程：决定改用差分电感结构。差分结构可利用虚拟地效应降低衬底损耗，同时对称磁场可提高Q值。设计参数：外径160μm，线宽12μm，间距2μm，圈数2.5圈，采用M8金属层，中心抽头引出。
实际操作步骤：
- 使用电磁仿真工具建立差分电感3D模型，设置端口为差分激励。
- 扫描线宽（10μm/12μm/14μm）和圈数（2圈/2.5圈/3圈），观察L和Q值变化。
- 提取S参数，转换为Y参数，拟合π模型（因差分结构对称，可简化为单端π模型的一半）。
- 将模型导入Cadence Spectre，进行VCO瞬态和相位噪声仿真。
结果对比：最终选定线宽12μm、圈数2.5圈方案，实测电感值2.05nH，Q值在5GHz处达到24，相比初始单端方案提升71%。VCO相位噪声在1MHz偏移处由-105dBc/Hz改善至-112dBc/Hz。
风险与代价：差分电感面积比单端方案增大约15%，且对版图对称性要求极高，需额外注意地屏蔽环的布置。此外，中心抽头的寄生电容会略微降低SRF，需通过仿真确认SRF仍高于15GHz。
复盘经验：在GHz频段，差分结构带来的Q值收益通常大于面积代价；π模型在差分场景下需拆分为半电路模型使用，否则会引入误差。
2.5 常见误区与设计总结
误区二：忽略衬底屏蔽。对于高阻衬底工艺，不加地屏蔽环会使电感Q值下降10%-20%，且易受邻近电路干扰。
误区三：模型选择不当。在宽频带应用（如超宽带）中，简单π模型无法拟合多个谐振点，需使用多阶模型或直接使用电磁仿真S参数。
总结：片上电感设计需从电路需求出发，明确Q值、SRF和面积约束，再选择合适结构。螺旋电感适合通用场景，差分电感是高性能VCO的首选，堆叠电感用于面积受限的低Q应用。等效电路模型是连接版图与电路仿真的桥梁，π模型和T模型各有适用边界，工程师应掌握其参数提取方法，并结合电磁仿真工具进行验证。本章内容为后续Q值优化和版图参数调整提供了必要的理论支撑。