3. JTAG标准入门

JTAG 并不是某一家芯片厂商的私有调试接口，而是一套被 IEEE 标准化、并被几乎所有数字芯片采纳的测试与调试基础设施。理解 JTAG，关键不是记住 TCK、TMS、TDI、TDO 四根线的名字，而是理解 IEEE 1149.1 定义的那套“状态机 + 寄存器 + 边界扫描单元”的通用架构。只有把这套架构看清楚，后面学习 SWD、调试链路拓扑、多器件菊花链时，才不会把现象当成原理。

一、IEEE 1149.1 到底规定了什么

IEEE 1149.1 最初的目标是解决 PCB 上芯片引脚难以用探针接触的测试问题，它规定了一个标准的测试访问端口（TAP，Test Access Port）以及配套的控制器和寄存器结构。标准的核心约定包括：

  • 四线（可选五线）接口：TCK 提供时钟，TMS 控制状态机跳转，TDI 输入数据，TDO 输出数据，TRST 为可选异步复位。
  • TAP 控制器：一个 16 状态的有限状态机，所有操作都通过 TMS 在 TCK 上升沿的取值来驱动。
  • 寄存器组：至少包含指令寄存器（IR）和一组数据寄存器（DR），其中边界扫描寄存器（BSR）是必选的数据寄存器。
  • 指令集：标准强制要求 BYPASS、EXTEST、SAMPLE/PRELOAD 等指令，厂商可扩展 IDCODE、INTEST 等。

换句话说，IEEE 1149.1 把“怎么进入测试模式、怎么把数据移进移出、怎么观察引脚状态”全部标准化了。这也是为什么不同厂商的芯片可以串在同一条 JTAG 链上，由同一个调试器统一访问。

二、边界扫描：把每个引脚变成可观测、可控制的单元

边界扫描（Boundary Scan）是 IEEE 1149.1 最具代表性的机制。它的做法是在芯片每个 I/O 引脚与内部逻辑之间插入一个边界扫描单元（BC，Boundary Scan Cell），这些单元首尾相连，形成一条贯穿芯片四周的移位寄存器，即边界扫描寄存器 BSR。

正常工作时，BC 对引脚信号透明，不影响功能；进入测试模式后，可以通过 EXTEST 指令把引脚与内部逻辑隔离，由 BSR 直接驱动引脚输出并采样引脚输入。这样即使芯片已经焊在板上、引脚无法用探针接触，也能通过 JTAG 链“看到”每个引脚的逻辑电平，从而检测开路、短路、虚焊等互连故障。

边界扫描的本质：用一条可移位的寄存器链，把芯片引脚的“输入采样”和“输出驱动”从内部逻辑中抽出来，交给 JTAG 控制器控制。

三、TAP 控制器：16 个状态如何组织一次访问

TAP 控制器是 JTAG 的“交通指挥中心”。它在每个 TCK 上升沿采样 TMS，根据当前状态和 TMS 的值决定下一个状态。虽然标准定义了 16 个状态，但实际使用中可以归纳为几条主路径：

  1. 复位路径：无论当前在哪个状态，只要 TMS 连续保持 5 个 TCK 为高，就会回到 Test-Logic-Reset。
  2. 指令路径：经 Run-Test/Idle → Select-DR-Scan → Select-IR-Scan → Capture-IR → Shift-IR → Exit1-IR → Update-IR，完成一次指令装载。
  3. 数据路径：经 Select-DR-Scan → Capture-DR → Shift-DR → Exit1-DR → Update-DR，完成一次数据移入移出。

理解 TAP 控制器的关键，是记住“先选 IR 还是 DR，再决定 Capture、Shift、Update”。所有 JTAG 操作都可以拆成“装指令”和“传数据”两个阶段，而 TMS 序列就是这两个阶段的节拍器。

IEEE 1149.1 JTAG 架构与 TAP 状态机 TAP 接口 TCK 时钟 TMS 模式选择 TDI 数据输入 TDO 数据输出 TRST 可选复位 TAP 控制器 16 状态有限状态机 Test-Logic-Reset Run-Test / Idle Select-DR / Select-IR Capture / Shift / Update 寄存器组 指令寄存器 IR（决定当前操作） 数据寄存器 DR（BSR / BYPASS / IDCODE） 边界扫描寄存器链（BSR） 芯片内部逻辑 BC BC BC BC BC BC TDI → → TDO TAP 控制器通过 IR 选择指令，再经 DR 移入移出数据；BSR 将每个引脚与内部逻辑隔离，实现边界扫描测试

四、指令寄存器与数据寄存器：谁决定“做什么”，谁承载“数据”

JTAG 链上所有操作都围绕两个寄存器展开，但它们的职责完全不同。

指令寄存器 IR 决定“当前要执行什么操作”。调试器先把指令码通过 TDI 移入 IR，Update-IR 之后，该指令生效，芯片内部会选择对应的数据寄存器连接到 TDI-TDO 之间。例如加载 EXTEST 指令后，BSR 被选中；加载 BYPASS 指令后，只保留一个 1 位的旁路寄存器；加载 IDCODE 指令后，选中器件识别寄存器。

数据寄存器 DR 是“被操作的数据通道”。它不是一个固定寄存器，而是一组可选寄存器，包括：

寄存器 作用 典型指令
BSR 边界扫描寄存器 采样或驱动芯片引脚，检测互连故障 EXTEST、SAMPLE/PRELOAD
BYPASS 旁路寄存器 1 位寄存器，缩短链上其他器件的移位路径 BYPASS
IDCODE 器件识别寄存器 读出厂商、器件型号和版本信息 IDCODE
厂商自定义 DR 用于 Flash 编程、内部扫描、调试访问等 厂商私有指令

理解 IR 与 DR 的分工，可以用一句话概括：IR 选通道，DR 传数据。调试器每次访问目标，都是先 Shift-IR 装载指令，再 Shift-DR 搬运数据。如果 IR 装错，DR 阶段移出的数据就没有意义，这也是 JTAG 调试中最常见的“链能识别但读不到正确 ID”的根因之一。

五、典型场景：用 IDCODE 验证 JTAG 链是否正常

在板级调试中，第一步通常不是直接读写 Flash，而是先确认 JTAG 链是否连通。一个典型流程如下：

1. 调试器拉低 TRST 或保持 TMS 高电平 5 个 TCK，使 TAP 进入 Test-Logic-Reset
2. 经 Run-Test/Idle → Select-DR-Scan → Select-IR-Scan → Capture-IR → Shift-IR
3. 移入 IDCODE 指令码（如 0x01），Update-IR
4. 经 Select-DR-Scan → Capture-DR → Shift-DR，从 TDO 读出 32 位 IDCODE
5. 比对读出的 IDCODE 与器件手册是否一致

如果读出的 IDCODE 全为 0 或全为 1，通常说明 TDI/TDO 接反、TCK 无时钟、TMS 未正确上拉，或者链上某个器件的 IR 长度配置错误。如果读出的 IDCODE 正确，但后续访问 Flash 失败，则问题往往出在指令码不匹配或 DR 长度配置错误，而不是物理链路。

在多器件菊花链中，每个器件的 IR 长度可能不同。调试器必须按链上顺序依次移入各器件的指令，才能让目标器件选中正确的 DR。IR 长度配置错误，是“链能识别、操作却失败”的高频原因。

六、常见误区与复盘

  • 误区一：把 JTAG 只当成调试接口。 JTAG 最初是测试标准，边界扫描和互连测试才是它的原生能力，调试只是后来扩展出来的用途。
  • 误区二：忽略 TAP 状态机的复位。 上电后 TAP 状态不确定，必须先复位到 Test-Logic-Reset，否则后续 IR/DR 操作可能错位。
  • 误区三：认为 DR 只有一个。 DR 是一组寄存器，具体选中哪一个由当前 IR 决定，不能脱离 IR 单独谈 DR。
  • 误区四：菊花链中 IR 长度随便填。 每个器件的 IR 长度必须与手册一致，否则指令会错位到相邻器件。

复盘时可以按“物理层 → TAP 状态 → IR 指令 → DR 数据”的顺序逐层排查：先确认 TCK/TMS/TDI/TDO 和电平，再确认 TAP 能正确复位和跳转，然后确认 IR 长度与指令码，最后确认 DR 长度与数据格式。这个顺序与 IEEE 1149.1 的架构层次完全对应，也是后续学习 SWD 和调试链路设计的基础。

← 上一章 📖 返回目录 下一章 →