2. 叠层结构基础

各位工程师朋友，咱们今天聊聊PCB叠层。说白了，叠层就是决定你的板子长什么样——几层铜、中间夹什么材料、怎么堆起来。我做了十几年硬件，见过太多因为叠层没选好，最后PDN性能一塌糊涂的案例。

你可能会问：叠层不就是把几层铜箔和绝缘材料压在一起吗？有什么好讲的？嗯，这里面的门道可不少。叠层结构直接决定了电源和地平面的距离、参考平面的连续性、以及电流回路的路径。这些，都是PDN性能的核心。

2.1 叠层的基本概念

先说说基本概念。PCB叠层，就是把铜箔层和绝缘层（通常是半固化片和芯板）按一定顺序堆叠起来。每一层铜箔可以走信号、铺电源、铺地，或者什么都不做（空层）。

我个人习惯把叠层分成三部分来看：

• 信号层：走信号线的地方。高速信号对参考平面特别敏感。
• 电源/地层：铺铜皮，提供低阻抗的电源分配路径。这是PDN的关键。
• 绝缘层：把铜箔隔开，同时决定层间电容和阻抗。

这里有个概念很重要——参考平面。信号线旁边必须有一个连续的参考平面（通常是地或电源），否则信号回流失控，EMI问题就来了。我在项目中遇到过，有人为了省成本，把4层板改成2层板，结果信号质量惨不忍睹。

2.2 常见叠层结构类型

下面咱们逐个看看常见的叠层结构。从最简单的2层板，到复杂的8层以上板。每种结构都有它的适用场景和坑。

2.2.1 2层板

2层板，就是顶层和底层。没有完整的电源/地层。说白了，就是最便宜的方案。

层	用途	典型厚度
顶层	信号 + 电源/地铺铜	1oz
底层	信号 + 电源/地铺铜	1oz

适用场景：低速数字电路、模拟电路、LED驱动、简单电源模块。

PDN性能：很差。没有完整的电源/地平面，电源走线长，回路面积大。高频噪声很难控制。

2.2.2 4层板

4层板是最常见的叠层结构。通常的堆法是：信号-地-电源-信号。这样信号层旁边就有完整的参考平面。

层	用途	说明
L1	信号	顶层走线，参考L2地平面
L2	地	完整地平面，提供回流路径
L3	电源	电源平面，与L2形成层间电容
L4	信号	底层走线，参考L3电源平面

你想想看，电源和地平面只隔了一层绝缘材料（通常0.1mm左右），这个层间电容对高频去耦很有帮助。我建议，4层板是大多数数字电路的最低配置。

2.2.3 6层板

6层板给了你更多灵活性。常见的堆法有两种：

方案一：信号-地-信号-电源-地-信号

这种堆法，每个信号层旁边都有地平面。适合高速信号较多的设计。

方案二：信号-地-电源-地-信号-地

这种堆法，电源和地之间距离更近，PDN性能更好。但信号层只有两层。

层	方案一	方案二
L1	信号	信号
L2	地	地
L3	信号	电源
L4	电源	地
L5	地	信号
L6	信号	地

我个人更倾向于方案二。为什么？因为电源和地之间只隔了一层，层间电容更大，PDN阻抗更低。我在一个FPGA项目里用过方案二，电源纹波比方案一低了将近30%。

2.2.4 8层及以上

8层板、10层板、甚至更多层，通常用在高端设计中。比如服务器、交换机、高速ADC/DAC等。

8层板的典型堆法：

• L1: 信号
• L2: 地
• L3: 信号
• L4: 电源
• L5: 地
• L6: 信号
• L7: 地
• L8: 信号

这种堆法，每个信号层旁边都有地平面，而且电源和地之间有多层耦合。PDN性能非常好。

不过，层数多了也有问题。成本高、加工周期长、层压对准难度大。我记得有一次做10层板，因为层压压力没控制好，导致内层铜箔移位，整批板子报废。嗯，这里要注意，多层板的工艺控制很重要。

2.3 叠层结构对PDN的影响

说了这么多，叠层到底怎么影响PDN？我画了一张图，帮你理清思路。

从这张图可以看出来，叠层结构通过三个途径影响PDN：

1. 电源/地平面间距：间距越小，层间电容越大，高频阻抗越低。
2. 参考平面连续性：参考平面越完整，信号回流路径越短，回路电感越小。
3. 电流回路路径：回路面积越小，电感越小，PDN性能越好。

2.4 叠层设计中的常见误区

最后，我总结几个叠层设计中的常见误区。这些都是我踩过的坑，分享给你。

• 误区一：层数越多越好。其实不是。层数多了，如果叠层结构不合理，反而会引入新的问题。比如电源和地平面距离太远，层间电容变小。
• 误区二：信号层一定要挨着地平面。不一定。挨着电源平面也可以，只要电源平面是完整的。但要注意，电源平面可能有噪声。
• 误区三：忽略半固化片的厚度。半固化片的厚度直接影响层间电容。我见过有人随便选了个厚度，结果PDN阻抗比预期高了一倍。