第一章 高速PCB设计概述：发展历程、应用场景与挑战趋势
各位好，我是老张。做了十几年高速PCB，从最初的百兆时钟到现在的112Gbps SerDes，这行当变化真快。第一节课，我想先带大家把整个高速PCB设计的版图看清楚——它怎么来的、用在哪、难点在哪、又将往哪去。
1.1 发展历程：从“走通就行”到“每一皮秒都要算
最早我做PCB的时候，根本没“高速”这个概念。90年代初，板级信号也就几兆赫兹，走线只要不断、不短路就行。但到了90年代末，时钟频率突破100MHz，问题来了——信号反射、串扰、振铃，一个接一个。
我记得第一次被Ringing折磨是在一个交换机项目上。示波器一看，方波变成了正弦波，边沿全是过冲。当时翻了几本老外的书才知道，这叫“传输线效应”。从那以后，我养成了一个习惯：只要信号上升时间小于2倍走线延时，就必须做阻抗控制。
说到关键节点，有四个标志性变化：
- 2000年前后： PCI总线133MHz成为瓶颈，大家开始用差分对（LVDS）和SerDes
- 2005-2010年： 3G/4G基站爆发，PCB层数从6层升到20层以上
- 2015年至今： 25G/56Gbps NRZ和PAM4信号成为常态，设计规则从经验驱动转向仿真驱动
- 未来： 112Gbps PAM4甚至224Gbps，传统FR4材料已经撑不住了
为什么会这样？说白了就是速率越高，信号波长越短，PCB上的走线不再是“导线”而是“天线”。你想想看，如果一个信号边沿长度小于走线长度的1/6，就必须用传输线理论来处理。这个分界点，大概在信号频率超过50MHz或者上升时间小于1ns的时候。
1.2 应用场景：三大阵地，各有各的脾气
高速PCB目前主要集中在三大领域：通信、计算机和汽车电子。每个场景的设计侧重点完全不同。
1.2.1 通信设备
这是最“卷”的领域。从5G基站到数据中心交换机，信号速率动辄几十Gbps。我做过一个5G AAU项目，PCB上密密麻麻全是差分对，层叠用了28层，光是背板连接器就选了三种。
通信场景的特点：
- 信号速率极高（25Gbps~112Gbps）
- 链路预算紧张，损耗预算以dB计
- 多通道同步需求（比如16×25G）
- 环境温度变化大（-40°C ~ +85°C）
这里要特别小心连接器选型。我曾经因为选了一个廉价背板连接器，结果25Gbps信号眼图完全闭合。换用更高频的AirMax VS系列后，问题才解决。所以通信项目里，连接器的带宽必须留20%以上余量。
1.2.2 计算机与服务器
服务器主板的挑战在于：密度高、层数有限、成本敏感。DDR5内存的速率已经到6400Mbps，PCIe Gen5 32Gbps的信号要穿过几十个过孔和多个连接器。
我印象很深的是去年一个AI服务器项目。GPU和CPU之间有几十对高速信号，板子尺寸受限，必须在12层板内实现。为了控制串扰，我硬是把信号层从4层压到3层，用地层隔开。嗯，这里要注意：高速信号层之间必须有一层完整地平面，否则串扰会直接报废你的设计。
1.2.3 汽车电子
汽车电子是近几年增长最快的领域。ADAS摄像头、激光雷达、V2X模块，信号速率从几Mbps到十几Gbps不等。但汽车级的可靠性要求极高：温度范围宽、振动大、寿命长。
汽车PCB的设计难点：
- 必须满足AEC-Q100/200等级
- 信号完整性要求不亚于通信设备（尤其是Fakra连接器对差分信号的影响）
- EMC要求极严（CISPR 25）
- 常用高压和低压混合布局（如48V + 低压数字）
我个人习惯在汽车项目中多用埋盲孔，减少过孔寄生效应。另外，连接器一定要选车规级认证的，比如TE的HVA系列，别贪便宜用工业级替代品——我见过因为连接器振动导致信号中断的案例。
1.3 设计挑战：五个绕不开的拦路虎
不管应用场景怎么变，高速PCB设计都绕不开这五件事：
| 挑战 | 核心问题 | 我的实践心得 |
|---|---|---|
| 信号完整性 (SI) | 反射、串扰、损耗、抖动 | 阻抗控制是关键，用TDR实测校准 |
| 电源完整性 (PI) | IR压降、电源纹波、去耦效果 | PDN阻抗目标值要低于1 mΩ（高频情况下） |
| 电磁兼容 (EMC) | 辐射、共模噪声 | 差分对走线等长且紧耦合，避免90度拐角 |
| 时序 | 建立/保持时间、Skew | DDR等总线必须精确匹配走线长度 |
| 热管理 | 高功耗器件散热 | 高速信号层避开热过孔，防止阻抗突变 |
你是不是觉得每个挑战都很大？确实，但别怕。后面章节我们会逐个拆解，每个都会给出可落地的设计方法和仿真验证流程。
1.4 发展趋势：未来五年你要关注什么
趋势这东西，说多了像玄学。但作为工程师，我们得盯着实实在在的技术路线。
- 速率再翻倍： 112Gbps PAM4正在普及，224Gbps已经开始预研。这意味着PCB材料和设计规则必须升级——超低损耗材料（如MEGTRON6、Rogers）、更小的过孔残桩、更严格的背钻孔工艺。
- 先进封装协同设计： 2.5D/3D封装、硅桥（如Intel EMIB）让芯片到PCB的过渡更复杂。以后你不仅会画PCB，还得懂封装基板设计。
- 自动化与AI辅助： 布线、叠层优化、仿真迭代越来越依赖工具链。我最近在尝试用AI自动生成等长绕线，节省了30%的布线时间。
- 跨领域融合： 汽车电子开始用通信级的SerDes（如GMSL），计算机开始用汽车级的可靠性设计。边界越来越模糊。
好了，我把整个高速PCB设计的前世今生、应用场景、挑战和趋势都过了一遍。下面这张图帮大家把本章知识串起来：
图上分四个大块，从上到下对应“发展历程 → 应用场景 → 设计挑战 → 未来趋势”。这个框架也是我们整门课的设计思路：先理解过去为什么这么做，再看现在该怎么选，最后掌握未来的演进方向。