2. 信号完整性基础

在高速背板设计中，Retimer 的布点、均衡策略与端到端调试，最终都要回到信号完整性（Signal Integrity, SI）这一底层物理约束上。很多工程师在调试链路时习惯直接调 EQ 参数，却忽略了“为什么信号会变差”的物理根源。本节把传输线理论、反射、串扰、损耗、抖动与眼图这六个核心概念串成一条工程主线，帮助你在后续章节中做出有依据的布点与均衡决策。

一、核心原理：从传输线到眼图

当信号上升时间与互连长度可比时，导线不再是“理想短路”，而必须按传输线处理。传输线的两个基本参数是特性阻抗 Z₀ 与传播时延 t_pd。Z₀ 由单位长度电感 L 与电容 C 决定：Z₀ = √(L/C)，而传播速度 v = 1/√(LC)。背板常用的 100Ω 差分阻抗、约 6~7 ps/mm 的时延，正是这些参数在 PCB 叠层与材料上的体现。

只要阻抗沿路径发生变化，就会产生反射。反射系数 Γ = (Z_L − Z₀)/(Z_L + Z₀)，它决定了有多少能量被弹回源端。过孔残桩、连接器、封装引脚、线宽突变都是常见的阻抗不连续点。反射在时域上表现为过冲、下冲、振铃，在眼图上则压缩眼高、模糊眼宽。

串扰来自相邻走线之间的容性与感性耦合。近端串扰（NEXT）与远端串扰（FEXT）在时域位置不同，前者靠近驱动端，后者靠近接收端。串扰随耦合长度、平行距离、上升时间变化，是背板高密度布线中最难完全消除的噪声源之一。

损耗分为导体损耗与介质损耗。导体损耗随频率按 √f 增长，介质损耗近似随 f 线性增长。二者共同造成高频分量衰减，使信号边沿变缓、幅度下降，表现为码间干扰（ISI）。在 25Gbps 以上速率，背板损耗常达到 20~30dB，这正是需要 Retimer 与均衡的根本原因。

抖动是信号边沿在时间轴上的随机或确定性偏移。随机抖动（RJ）服从高斯分布，确定性抖动（DJ）包括周期性抖动、数据相关抖动与占空比失真。抖动与损耗、串扰、反射相互叠加，最终决定采样时刻的时序裕量。

眼图是把大量码元波形按时钟对齐叠加后的统计图形。眼高反映噪声与损耗，眼宽反映抖动与码间干扰，眼交叉点反映占空比与判决门限。眼图是链路健康度的“体检报告”，也是判断是否需要 Retimer 的关键依据。

二、方法流程：从物理量到工程判断

面对一条背板链路，建议按以下顺序做 SI 分析，而不是一上来就调 EQ：

1. 提取互连参数：确认叠层、线宽、线距、过孔结构，得到 Z₀、t_pd、损耗曲线。
2. 识别不连续点：列出连接器、过孔残桩、封装、AC 耦合电容等位置，估算反射量级。
3. 评估串扰预算：根据走线间距与平行长度，判断 NEXT/FEXT 是否超过噪声容限。
4. 计算总损耗：把 PCB、连接器、线缆损耗相加，得到 Nyquist 频率处的插入损耗。
5. 仿真眼图：用 IBIS-AMI 或实测数据生成眼图，读取眼高、眼宽、抖动。
6. 决策：若眼图裕量不足，再决定 Retimer 布点与均衡参数。

三、案例场景：25Gbps 背板链路

某 25Gbps 背板链路，PCB 走线约 400mm，连接器两道，实测插入损耗在 12.5GHz 处约 26dB。初始眼图几乎闭合，眼高仅 15mV，眼宽 0.15UI。分析发现：

• 损耗主导：介质损耗占 60%，导体损耗占 30%，连接器占 10%。
• 反射次之：过孔残桩造成 8% 阻抗突变，产生明显振铃。
• 串扰可控：间距 5W，NEXT 约 3%，未成为主要瓶颈。
• 抖动：DJ 约 0.12UI，主要来自码间干扰与占空比失真。

据此，先在链路中点布放 Retimer，再配合 CTLE + DFE 均衡，眼高恢复到 80mV，眼宽 0.45UI，满足误码率 1E-15 要求。这个案例说明：损耗决定要不要 Retimer，反射决定布点位置，抖动决定均衡强度。

四、常见误区与复盘

五、关键参数速查

特性阻抗 Z₀        : 背板差分 85~100Ω
传播时延 t_pd      : 约 6~7 ps/mm（FR4）
反射系数 Γ         : Γ = (Z_L − Z₀)/(Z_L + Z₀)
插入损耗 IL        : 25Gbps 链路常 20~30dB @ Nyquist
回波损耗 RL        : 建议 > 10dB
近端串扰 NEXT      : 建议 < 5%
远端串扰 FEXT      : 建议 < 3%
随机抖动 RJ        : 高斯分布，用 σ 表示
确定性抖动 DJ      : 峰峰值，含周期性/数据相关/DCD
眼高 Eye Height    : 反映噪声与损耗裕量
眼宽 Eye Width     : 反映抖动与 ISI 裕量