4. FRL信号特性

HDMI 2.1 引入的 FRL(Fixed Rate Link)是高速链路层的一次根本性重构。它不再沿用 TMDS 的 3 通道差分与 8b/10b 编码,而是采用多通道、固定速率、PAM4 调制的分组化传输。理解 FRL 的信号特性,是后续抖动分解、误码定位与一致性测试的基础。本节围绕五个关键点展开:PAM4 调制、前向纠错(FEC)、链路训练状态机(LTS)、自适应均衡(EQ)以及 FRL 帧结构。

一、PAM4 调制:每符号 2 bit 的代价与收益

FRL 每条 lane 使用 PAM4(4-Level Pulse Amplitude Modulation),每个符号携带 2 bit 信息,符号率因此降为等效比特率的一半。以 12 Gbps/lane 为例,符号率为 6 GBd,相比 NRZ 在相同比特率下显著降低奈奎斯特频率,从而缓解信道高频损耗。但代价是眼高缩小为 NRZ 的约 1/3,三个眼图同时存在,对幅度噪声、线性度和抖动极为敏感。

PAM4 的四个电平通常映射为 Gray 码:00→-3、01→-1、11→+1、10→+3(以归一化幅度表示)。Gray 映射保证相邻电平只差 1 bit,使主导错误为单比特错误,便于 FEC 纠正。FRL 的符号还经过加扰,避免长连 0/1 造成时钟恢复困难与频谱集中。

PAM4 电平映射(Gray):
  符号  电平    比特
   -3    L0     00
   -1    L1     01
   +1    L2     11
   +3    L3     10

12Gbps/lane 示例:
  比特率 = 12 Gbps
  符号率 = 6 GBd
  奈奎斯特频率 ≈ 3 GHz(NRZ 12Gbps 为 6 GHz)

二、前向纠错:FRL 的可靠性底座

由于 PAM4 眼高小、信道损耗大,FRL 必须依赖 FEC 才能达到可接受的误码率。HDMI 2.1 采用基于 RS(Reed-Solomon)的 FEC,典型为 RS(544,514),即每个码字 544 个符号、其中 514 个信息符号、30 个校验符号,可纠正最多 15 个符号错误。FEC 在 FRL 帧的 FEC 块中实现,与数据交织,使突发错误被分散到多个码字中。

FEC 带来的关键指标是纠错前后误码率的变化:链路原始 BER 可能在 1e-6 量级,经过 FEC 后可降至 1e-12 以下,满足视频与音频的准无误码要求。但 FEC 不是万能的:当错误超过纠错能力时会出现“纠错失败”,表现为突发误码,因此测试中必须同时关注 pre-FEC BER 与 post-FEC BER。

FEC 的核心价值:把“不可用”的原始误码率,通过冗余校验转换为“可用”的净荷误码率。测试时必须区分 pre-FEC 与 post-FEC 两个观测点。

三、链路训练状态机:从握手到稳定

FRL 链路建立不是一蹴而就,而是通过链路训练状态机(Link Training State Machine)分阶段完成。典型流程包括:检测链路、发送训练序列、评估均衡、协商速率与 lane 数、进入 FEC 使能状态、最终进入稳定传输。训练期间,接收端根据训练图案评估信道质量,并通过反向通道把均衡系数或速率建议反馈给发送端。

状态机的关键状态可概括为:LTS:1 训练启动、LTS:2 均衡评估、LTS:3 速率协商、LTS:4 FEC 就绪、LTS:5 稳定传输。若任一阶段失败,状态机会回退或重试,常见现象是链路反复重训、画面闪断或降速到较低 lane 数。

FRL 链路训练状态机与信号处理链 LTS:1 训练启动 LTS:2 均衡评估 LTS:3 速率协商 LTS:4 FEC 就绪 LTS:5 稳定传输 训练失败回退 / 重试 FRL 发送与接收信号处理链 数据源 视频/音频 FEC 编码 RS(544,514) 加扰 + PAM4 Gray 映射 TX FFE 预加重 信道 线缆/PCB RX EQ CTLE/DFE 自适应均衡系数反馈 / 训练结果回传 FRL 帧净荷(514 符号) FEC 校验(30 符号)

四、自适应均衡:让每个 lane 都“看得清”

FRL 的每条 lane 信道特性不同,固定均衡无法覆盖所有线缆与 PCB 走线。自适应均衡在训练阶段自动调整接收端 CTLE(连续时间线性均衡)与 DFE(判决反馈均衡)参数,必要时配合发送端 FFE 预加重,使每个 PAM4 眼图都达到可判决的张开度。

均衡的目标不是“把眼图开到最大”,而是在功耗、噪声放大与抖动之间取得平衡。过度均衡会放大高频噪声,导致误码反而上升。因此训练状态机在评估均衡时会综合 BER 与眼图指标,选择一组稳健参数。

五、FRL 帧结构:数据如何被组织

FRL 把数据组织为固定长度的帧,帧内包含帧头、净荷与 FEC 校验。帧结构决定了 FEC 交织深度、训练序列插入位置以及链路层同步方式。典型 FRL 帧由多个 FEC 块组成,每个 FEC 块包含 514 个信息符号与 30 个校验符号,帧头用于接收端对齐与状态识别。

组成 典型长度 作用
帧头 / 同步字 若干符号 帧对齐、状态识别、训练序列承载
净荷数据 514 符号/FEC 块 承载视频、音频与控制数据
FEC 校验 30 符号/FEC 块 RS 纠错,最多纠正 15 个符号错误
训练序列 按状态插入 均衡评估、速率协商、链路同步

六、案例与常见误区

某 4K120 电视在 8K60 模式下出现间歇性黑屏。排查发现:链路训练在 LTS:2 均衡评估阶段反复失败,pre-FEC BER 在 1e-5 附近波动,post-FEC BER 偶发超过 1e-10。更换更高规格线缆后训练一次通过,说明问题出在信道损耗超出均衡能力,而非 FEC 本身。

常见误区一:只看 post-FEC BER 就认为链路健康。实际上 pre-FEC BER 已接近 FEC 纠错上限时,链路处于“临界可用”状态,温度或电压漂移就会导致突发误码。误区二:认为 FEC 可以无限纠错。RS(544,514) 只能纠正 15 个符号错误,超过即失败。误区三:忽略训练状态机日志,把重训当成偶发故障,错失定位线索。

复盘要点:FRL 的可靠性是 PAM4、FEC、训练状态机与自适应均衡共同作用的结果。测试时应同时记录 pre-FEC BER、post-FEC BER、训练状态迁移日志与均衡系数,才能把“黑屏”定位到具体环节,而不是停留在更换线缆的试错层面。