3. 玄铁C906/C910处理器架构
玄铁C906与C910同属平头哥RISC-V处理器家族，但定位不同：C906面向低功耗、高能效的嵌入式与边缘计算场景，C910则面向高性能计算、AI推理与服务器级应用。理解两者的架构差异，关键在于把握五条主线：核心流水线结构、缓存层次、总线接口、中断控制器与调试子系统。本节将逐层拆解这些模块的组成与协作方式，帮助你在开发中快速定位性能瓶颈与调试入口。
一、核心流水线结构：从取指到写回
C906采用经典的顺序双发射、九级流水线设计，强调面积与功耗的平衡；C910则升级为乱序多发射、十二级流水线，支持更深的指令窗口与更激进的推测执行。两者都基于RV64GC指令集，但C910额外支持向量扩展与更丰富的浮点运算单元。
流水线可划分为前端与后端两大部分。前端负责取指、分支预测与指令译码；后端负责寄存器重命名、发射、执行、访存与写回。C910的乱序引擎包含重排序缓冲（ROB）与保留站（RS），允许指令在数据就绪时提前执行，从而隐藏访存延迟。
二、缓存层次：从L1到L2再到系统级
C906与C910均采用哈佛架构的一级缓存设计，即指令缓存（I-Cache）与数据缓存（D-Cache）分离。C906的L1缓存容量通常为32KB+32KB，C910则可配置至64KB+64KB。两者都支持二级缓存（L2 Cache），C910的L2容量更大，且支持ECC校验与缓存一致性协议。
缓存层次的关键参数包括：行大小（Cache Line）、组相联度（Associativity）、替换策略与写回策略。C906/C910默认采用64字节缓存行与4路组相联，写回策略为写回法（Write-Back），并支持写分配（Write-Allocate）。在多核C910场景下，L2缓存通过一致性总线维护各核之间的数据一致性。
__builtin_prefetch或手动预取指令提前加载数据，以掩盖L2访问延迟。C910的硬件预取器对连续地址流效果显著，但对指针跳转类访问帮助有限。
三、总线接口：AXI与AHB的协作
C906/C910的总线接口单元（BIU）负责将核心的访存请求转换为标准总线事务。C906通常配备AXI4主接口用于高带宽数据访问，同时保留AHB-Lite接口用于低带宽外设配置。C910则支持多通道AXI接口，可同时连接DDR控制器、外设总线与一致性互连。
总线事务的关键属性包括：突发长度（Burst Length）、传输宽度（Data Width）与事务类型（Read/Write）。C910支持Outstanding事务，即在不等待前一笔事务完成的情况下发出后续请求，从而提升总线利用率。以下是一个典型的AXI读事务配置示例：
// AXI4 读事务参数示例（C910 BIU配置）
awlen = 8'd15; // 突发长度16拍
awsize = 3'b011; // 每拍8字节
awburst = 2'b01; // INCR递增模式
awcache = 4'b0011; // 缓存属性：写回+写分配
awprot = 3'b000; // 普通安全级访问
四、中断控制器与调试子系统
C906/C910均集成CLINT（Core Local Interruptor）与PLIC（Platform-Level Interrupt Controller）。CLINT负责处理软件中断与定时器中断，PLIC则管理外部设备中断的优先级与分发。C910支持中断虚拟化，可将外部中断直接注入虚拟机，减少Hypervisor的干预开销。
调试子系统方面，两者都支持RISC-V Debug Specification，包含调试模块（DM）、调试传输模块（DTM）与调试寄存器。通过JTAG接口，开发者可以设置硬件断点、单步执行、读写寄存器与内存。C910额外支持指令追踪与性能计数器，便于进行热点分析与流水线瓶颈定位。
| 模块 | C906 | C910 |
|---|---|---|
| 流水线 | 顺序双发射，九级 | 乱序多发射，十二级 |
| L1缓存 | 32KB I + 32KB D | 64KB I + 64KB D |
| L2缓存 | 可选，最大512KB | 最大2MB，支持ECC |
| 总线接口 | AXI4 + AHB-Lite | 多通道AXI4 |
| 中断控制器 | CLINT + PLIC | CLINT + PLIC + 虚拟化 |
| 调试特性 | JTAG硬件断点 | JTAG + 指令追踪 + 性能计数器 |
五、常见误区与复盘建议
复盘时，建议按以下清单逐项检查：
- 流水线停顿是否主要来自I-Cache缺失或分支预测失败？
- L1 D-Cache的缺失率是否超过5%？若超过，考虑调整数据布局或启用预取。
- 总线Outstanding深度是否足够？可通过BIU性能计数器确认。
- 中断延迟是否满足实时性要求？检查PLIC优先级配置与CLINT定时器精度。
- 调试断点是否影响了正常流水线？硬件断点数量有限，避免滥用。