1. 课程导入
欢迎进入《玄铁 C906/C910 处理器开发》课程。玄铁（XuanTie）是平头哥半导体推出的 RISC-V 处理器系列，其中 C906 与 C910 是两款极具代表性的中高端内核：C906 面向高能效嵌入式与边缘计算场景，C910 则面向高性能应用处理器与 AIoT 主控场景。理解这两款内核的定位、微架构特征与软件生态，是后续进行裸机开发、RTOS 移植、Linux 驱动适配与异构多核协同开发的基础。
一、RISC-V 架构背景：为什么选择开放指令集
RISC-V 是一种基于精简指令集（RISC）原则设计的开放指令集架构（ISA）。与 ARM、x86 不同，RISC-V 不收取授权费，允许任何人自由实现、扩展与商用。其核心特点包括：模块化指令集（基础整数指令集 + 可选扩展）、简洁的加载/存储架构、规整的指令编码，以及可扩展的定制指令空间。
RISC-V 的模块化设计让处理器可以按场景裁剪。例如，嵌入式场景可只保留 RV32I 基础整数指令；需要乘除法时加入 M 扩展；需要原子操作时加入 A 扩展；需要浮点时加入 F/D 扩展。玄铁 C906/C910 均基于 RV64 架构，支持丰富的扩展组合，并在此基础上加入了平头哥自研的扩展指令与加速单元。
关键认知：RISC-V 不是“另一个 ARM”，而是一套可自由实现、可定制扩展的开放标准。玄铁 C906/C910 是 RISC-V 在工业级 SoC 中的成熟落地形态，学习它们等于同时掌握“开放指令集 + 商用微架构 + 完整软件栈”三条主线。
二、C906 与 C910 的核心差异与定位
C906 是一款 64 位、顺序双发射、9 级流水线的高能效处理器，典型频率在 1GHz 左右，支持 RV64GC 指令集，配备 32KB/32KB 一级缓存与可配置的二级缓存。它常用于智能音箱、扫地机器人、工业网关、边缘 AI 推理等对功耗和面积敏感的场景。
C910 则是一款 64 位、乱序三发射、12 级流水线的高性能处理器，典型频率可达 1.8GHz 以上，支持 RV64GC 及更多向量/自定义扩展，具备更大的缓存与更强的内存子系统。它面向边缘服务器、高端路由器、AI 加速主控、车载座舱等需要高吞吐与低延迟的场景。
三、课程学习目标与整体知识框架
本课程的目标不是泛泛介绍 RISC-V 概念，而是让学习者具备“能上手开发、能定位问题、能优化性能”的工程能力。具体目标包括：
- 理解 C906/C910 的微架构组成：取指、译码、发射、执行、访存、写回各阶段的行为与约束。
- 掌握玄铁处理器的启动流程：复位向量、Boot ROM、SPL、U-Boot 与内核加载。
- 能够搭建交叉编译工具链，编译裸机程序、RTOS 与 Linux 内核。
- 掌握外设驱动开发方法：GPIO、UART、I2C、SPI、DMA、定时器等。
- 理解中断控制器、异常处理、Cache 一致性与内存屏障的使用。
- 能够使用调试工具进行 JTAG 调试、性能计数与功耗分析。
整体知识框架可以概括为“三层一纵”：硬件层（微架构、总线、外设）、系统层（启动、中断、内存管理、多核）、应用层（驱动、RTOS、Linux、AI 推理），以及贯穿始终的调试与优化主线。
四、典型开发场景与工具链速览
以一个典型的 C906 边缘网关开发为例，开发者通常需要完成以下步骤：获取 SDK、配置工具链、编译固件、烧录、串口调试、外设验证、性能调优。下面是一个常见的工具链环境检查命令示例：
# 检查 RISC-V 交叉编译器
riscv64-unknown-linux-gnu-gcc -v
# 查看目标架构支持
riscv64-unknown-linux-gnu-gcc -march=rv64gc -mabi=lp64d -print-multi-lib
# 编译一个最小裸机程序
riscv64-unknown-linux-gnu-gcc -march=rv64gc -mabi=lp64d \
-nostdlib -T link.ld start.S main.c -o firmware.elf
# 生成反汇编用于核对指令
riscv64-unknown-linux-gnu-objdump -d firmware.elf | head -40
学习建议：不要一开始就陷入流水线细节。先跑通“编译—烧录—串口输出”最小闭环，再逐步深入中断、Cache、多核与性能优化。每学一个模块，都要在真实开发板或 QEMU 上验证一次。
五、常见误区与复盘
| 误区 | 表现 | 正确做法 |
|---|---|---|
| 把 C906 当 C910 用 | 在高性能场景选 C906，导致吞吐不足 | 先评估算力、功耗、面积，再选内核 |
| 忽视 RISC-V 扩展差异 | 编译参数与硬件不匹配，运行异常 | 核对 -march/-mabi 与芯片手册 |
| 跳过启动流程直接写驱动 | 驱动无法加载，地址映射混乱 | 先理解 Boot ROM、SPL、U-Boot 链路 |
| 不关注 Cache 一致性 | DMA 数据错乱、多核共享变量异常 | 使用屏障指令与一致性协议 |
| 只靠打印调试 | 时序问题难以复现 | 结合 JTAG、逻辑分析仪与性能计数器 |
特别提醒：玄铁 C906/C910 的很多行为与具体 SoC 集成方式有关。同一内核在不同芯片上的中断映射、时钟树、电源域可能完全不同。学习时务必以具体芯片手册和 SDK 为准，不要仅凭内核名称推断外设行为。
本章作为课程导入，建立了从 RISC-V 架构背景到 C906/C910 定位、再到学习目标与知识框架的整体认知。接下来你将逐步进入微架构、启动流程、工具链、驱动开发与性能优化等具体模块，每一章都会围绕可验证的工程任务展开。