4. Agilex平台架构总览
Agilex 是 Intel 面向数据中心、网络、边缘与嵌入式异构计算推出的 FPGA 产品家族。与早期 Stratix、Arria 系列相比，Agilex 的核心变化不只是工艺升级到 Intel 7，而是把“FPGA 逻辑 + 硬核处理器 + AI 加速 + 高速接口”放进同一颗芯片或同一封装内，形成可裁剪的异构计算平台。理解 Agilex，关键是先分清 F、I、M、D 四条产品线，再看清 FPGA Fabric、硬核处理器、AI Tensor Block 与 DSP 四类计算单元如何协同。
4.1 产品线划分：F、I、M、D 各司其职
Agilex 系列按目标负载划分为四个方向，命名中的字母直接对应定位：
- F 系列（F-Series）：通用逻辑与接口主力，面向数据中心加速、网络处理、测试测量等，强调 FPGA Fabric 容量、收发器速率与内存带宽，是多数通用加速场景的起点。
- I 系列（I-Series）：面向基础设施与网络，集成较高性能的硬核处理器子系统与高速以太网、PCIe、CXL 等接口，适合 SmartNIC、交换机、5G 基带等对数据通路和协议卸载要求高的场景。
- M 系列（M-Series）：面向高带宽存储与计算密集型任务，集成 HBM2e 与更多 DSP、AI Tensor Block，适合内存带宽敏感的信号处理、AI 推理与数据库加速。
- D 系列（D-Series）：面向低功耗、小尺寸边缘与嵌入式，强调能效比与集成度，常用于工业控制、机器视觉、车载与边缘 AI。
四条线共享同一套 Quartus 工具链与部分 IP，但资源配比、封装与功耗区间差异明显。选型时不能只看逻辑单元数量，而要先确认“带宽、算力、功耗、接口”四个约束中哪一个最紧。
4.2 Intel 异构 FPGA 战略：从可编程逻辑到异构计算平台
Intel 的异构 FPGA 战略可以概括为“一颗芯片内做分工”：把顺序控制交给硬核处理器，把并行数据通路交给 FPGA Fabric，把矩阵乘加交给 AI Tensor Block，把定/浮点乘累加交给 DSP。这样做的原因是，纯 FPGA 实现控制流效率低，纯 CPU 做高吞吐并行又功耗高，而 AI 负载又需要专门的矩阵单元。Agilex 通过 NoC（片上网络）与共享内存把这几类单元连接起来，使数据不必反复绕到片外。
异构协同的基本判断：控制密集 → 硬核处理器；位级/协议并行 → FPGA Fabric；矩阵乘加 → AI Tensor Block；滤波、FFT、定点乘累加 → DSP。
4.3 主要计算单元与协同关系
下面这张图给出 Agilex 内部四类计算单元与 NoC、内存、外设之间的典型连接关系。图中不追求具体型号的精确资源数，而是帮助建立“谁负责什么、数据怎么走”的结构认知。
从图中可以看出，NoC 是四类单元的公共骨干，硬核处理器负责控制面，Fabric 负责可编程数据面，AI Tensor Block 与 DSP 负责不同精度的算力密集段。实际设计中，数据往往从外部接口进入 Fabric，经预处理后送入 DSP 或 AI Tensor Block，再由处理器做调度与结果管理。
4.4 资源与场景对照
下表把四条产品线与四类计算单元的典型配比做定性对照，便于快速建立选型直觉。表中“高/中/低”为相对定位，不代表具体型号的绝对数值。
| 产品线 | FPGA Fabric | 硬核处理器 | AI Tensor Block | DSP | 典型场景 |
|---|---|---|---|---|---|
| F 系列 | 高 | 中 | 中 | 中 | 通用加速、网络、测试测量 |
| I 系列 | 中高 | 高 | 中 | 中 | SmartNIC、交换机、5G 基础设施 |
| M 系列 | 高 | 中 | 高 | 高 | HBM 加速、AI 推理、信号处理 |
| D 系列 | 中 | 中 | 中低 | 中 | 边缘 AI、工业、机器视觉 |
4.5 案例：边缘视觉推理的单元分工
以 D 系列做一路 1080p 机器视觉推理为例：MIPI 或以太网数据先进入 FPGA Fabric，完成去马赛克、缩放与格式转换；随后送入 AI Tensor Block 执行 INT8 卷积推理；DSP 负责推理前的滤波与推理后的坐标变换；硬核 Cortex-A 运行 Linux，负责相机管理、结果上报与模型调度。若把全部任务都塞进 Fabric，逻辑资源会迅速耗尽；若全部交给处理器，帧率又无法满足。异构分工的价值正在于此。
选型提示：先写出数据流经过的每一段“计算类型”，再对照四类单元的能力边界。若某一段既需要高并行又需要频繁控制分支，通常要拆成 Fabric + 处理器两段实现。
4.6 常见误区与复盘
- 误区一：只看逻辑单元数量。Agilex 的差异更多体现在硬核处理器性能、AI Tensor Block 与 HBM 带宽上，逻辑单元相近的型号可能面向完全不同的负载。
- 误区二：把 AI Tensor Block 当通用 DSP 用。它擅长低精度矩阵乘加，高精度滤波仍应交给 DSP 或 Fabric。
- 误区三：忽视 NoC 与内存带宽。四类单元再强，若数据供给不足，整体吞吐仍会被内存墙限制。
- 复盘方法：用一张数据流图标注每段的计算类型、精度、吞吐与延迟要求，再映射到 Fabric、处理器、AI Tensor Block、DSP，最后核对接口带宽是否匹配。
选型检查清单（Agilex）：
1. 控制流占比 → 是否需要硬核 Cortex-A/M
2. 矩阵乘加占比 → 是否需要 AI Tensor Block
3. 滤波/FFT 精度 → DSP 数量与位宽
4. 协议与位级并行 → Fabric 逻辑与收发器
5. 内存带宽 → HBM / DDR 与 NoC 能力
6. 功耗与封装 → F / I / M / D 哪条线更合适总体来看，Agilex 的平台价值在于把不同计算范式放进同一颗器件，并通过 NoC 与共享内存降低数据搬运成本。掌握 F、I、M、D 的定位差异，以及 Fabric、硬核处理器、AI Tensor Block、DSP 四类单元的能力边界，是后续做 PPA 评估与平台选型的基础。