2. 异构计算基础

在讨论 Versal 与 Agilex 这类异构 FPGA 平台之前，必须先建立一套统一的“计算器件坐标系”。CPU、GPU、FPGA、ASIC 与 SoC 并不是互相替代的关系，而是分别占据“通用性—能效—可重构性—开发成本”这条连续谱上的不同位置。理解它们各自的结构特征与适用边界，是后续做 PPA（性能、功耗、面积）评估与平台选型的前提。

一、五类计算器件的结构本质

CPU 的核心是少量强力的通用算术逻辑单元与深流水、乱序执行、多级缓存。它擅长分支密集、访存不规则、控制逻辑复杂的任务，但并行度有限，能效比在数据密集场景中偏低。

GPU 由成百上千个简化流处理器组成，采用 SIMT 执行模型，配合高带宽显存。它擅长规则的大规模数据并行（矩阵乘、卷积、图像处理），但面对分支发散、串行依赖和稀疏访存时效率会明显下降。

FPGA 的本质是“可编程的空间结构”：查找表（LUT）、触发器（FF）、DSP 切片、块 RAM 与可编程互连。它不执行指令流，而是把算法“铺”成硬件数据通路，因此可以做到流水线级并行、位级定制与确定性时延，同时保留出厂后的可重构能力。

ASIC 是为特定功能定制的硬连线电路，在性能、功耗、面积上都是最优解，但流片成本高、周期长、功能固化，一旦需求变化就无法修改。

SoC 不是某一类计算单元，而是一种集成形态：把 CPU 核、GPU、DSP、存储控制器、外设接口乃至 FPGA 逻辑集成到同一芯片或同一封装内，通过片上总线/NoC 协同工作。Versal 的 ACAP 与 Agilex 的 SoC FPGA 都属于这一类异构集成思路。

五类计算器件：通用性—能效—可重构性坐标 通用性 / 灵活性 → ↑ 能效 / 单位功耗性能 CPU 强控制·低并行 GPU 数据并行·高带宽 FPGA 空间并行·可重构 ASIC 极致能效·固化 SoC / 异构集成平台：CPU + GPU + DSP + FPGA + NoC Versal ACAP · Agilex SoC FPGA 均属此类集成形态

二、异构计算模型：为什么必须“分工协作”

异构计算的核心思想是：让最合适的单元做最合适的事。典型模型是“主控 + 加速器”结构：CPU 负责操作系统调度、协议栈、分支判断与任务编排；加速器（GPU/FPGA/DSP）负责计算密集或数据密集的内核；两者通过 PCIe、AXI、NoC 或共享内存交换数据。

从数据流角度看，一个异构任务通常经历四个阶段：

  1. 任务划分：识别热点内核，判断其并行类型（数据并行、流水并行、位级定制）。
  2. 数据搬运：Host 与 Device 之间传输，往往是最容易被低估的瓶颈。
  3. 内核执行：在加速器上以流水线或 SIMT 方式运行。
  4. 结果回传与同步：中断、DMA 完成标志或屏障同步。
关键判据：若某内核的“计算时间 / 数据搬运时间”比值过低，即使加速器本身很快，整体收益也会被传输开销吃掉。这是异构设计中最常见的性能陷阱。

三、对比清单：五类器件的选型维度

维度CPUGPUFPGAASICSoC
并行方式指令级/线程级SIMT 数据并行空间流水并行全定制并行混合
能效比低中高极高中高
可重构性软件可编程软件可编程硬件可重构不可改部分可重构
时延确定性一般较差强（可做到周期级）强取决于路径
NRE 成本极低低中极高中高
典型场景控制/协议AI 训练/图像实时推理/网络/雷达量产消费芯片边缘智能/车载

四、FPGA 在异构系统中的角色与优势

在异构系统中，FPGA 通常扮演三种角色：

  • 实时加速器：对时延敏感的任务（如工业控制、雷达脉冲处理、5G 基带）用流水线实现，做到确定性时延。
  • 接口与协议桥：灵活实现 JESD204B、Ethernet、PCIe、MIPI 等接口，充当不同芯片之间的“粘合层”。
  • 可重构数据通路：在算法尚未固化、标准仍在演进的阶段，用 FPGA 先落地，后续再迁移到 ASIC。

FPGA 的独特优势可归纳为四点：位级定制（可做非标准位宽与自定义数值格式）、流水线并行（吞吐与时钟频率解耦）、确定性时延（无缓存抖动与调度不确定性）、现场可升级（通过部分重构更新功能而不换硬件）。

在 Versal 与 Agilex 中，FPGA 逻辑不再是孤立模块，而是与 AI Engine、DSP 切片、NoC 和硬核处理器紧耦合。选型时要看的不只是 LUT/DSP 数量，还要看片上互连带宽与存储层次是否匹配你的数据流。

五、案例与常见误区

案例：某边缘视觉系统需要在 1080p@60fps 下做目标检测。若用 CPU 串行处理，单帧耗时约 40ms，无法满足 16.7ms 帧周期；改用 GPU 可降到 8ms，但功耗达 25W；改用 FPGA 流水线实现卷积与后处理，时延稳定在 6ms，功耗约 6W。这里 FPGA 的优势不在峰值算力，而在时延确定性与能效。

常见误区：

  • 只看峰值 TOPS，忽略数据搬运与片上带宽，导致实测性能远低于理论值。
  • 把 FPGA 当 GPU 用，试图用“软核指令流”方式实现算法，浪费了空间并行优势。
  • 忽视开发成本：FPGA 的 RTL/HLS 开发周期通常长于 GPU 的 CUDA 移植，需在项目周期中预留验证时间。
  • 认为 SoC FPGA 就是把 CPU 和 FPGA 简单拼在一起，忽略两者之间的 AXI/NoC 带宽与一致性开销。
异构任务划分检查清单：
1. 热点内核是否可并行？并行粒度是多少？
2. 数据搬运量 / 计算量比值是否可接受？
3. 是否需要确定性时延？
4. 算法是否会频繁变更（决定可重构性权重）？
5. 量产规模是否支撑 ASIC 的 NRE 投入？
6. 片上存储与互连带宽是否匹配数据流？
← 上一章 📖 返回目录 下一章 →