3. PCIe协议基础

3.1 PCIe分层结构概述

PCIe采用分层架构，从上到下依次为：事务层（Transaction Layer）、数据链路层（Data Link Layer）和物理层（Physical Layer）。每一层都有明确的职责边界，层间通过标准接口交换信息。这种分层设计使得协议栈可以独立演进，也便于FPGA实现时进行模块化划分。

3.2 事务层与TLP包格式

事务层是PCIe协议栈的最上层，负责与设备核心逻辑（或软件驱动）交互。它生成和解析事务层包（TLP, Transaction Layer Packet）。TLP是PCIe通信的基本数据单元，包含所有读写请求、完成响应和消息。

3.2.1 TLP包结构

一个标准的TLP由以下字段组成：

3.2.2 TLP头格式详解

TLP头是解析事务的关键。以最常见的Memory Read/Write（32位地址）为例，TLP头为12字节：

Byte 0: [Fmt(2b)][Type(5b)][R(1b)]
Byte 1: [TC(3b)][R(5b)]
Byte 2: [Attr(2b)][R(1b)][TH(1b)][TD(1b)][EP(1b)][Attr2(2b)]
Byte 3: [Length(10b)][R(6b)]
Byte 4-7: [Requester ID(16b)][Tag(8b)][Last DW BE(4b)][First DW BE(4b)]
Byte 8-11: [Address(32b)]

3.2.3 主要TLP事务类型

3.3 数据链路层与DLLP包格式

数据链路层位于事务层和物理层之间，主要职责包括：

• TLP封装/解封装：在TLP前后添加序列号（Sequence Number）和LCRC（链路CRC），形成数据链路层包。
• DLLP生成与解析：生成数据链路层包（DLLP），用于链路管理、流控和确认。
• 重传机制：基于Ack/Nak协议，确保TLP可靠传输。
• 链路状态管理：维护数据链路层的状态机（DL_Active、DL_Inactive等）。

3.3.1 DLLP包结构

DLLP是数据链路层内部使用的短包，长度固定为6字节：

3.3.2 常见DLLP类型

3.4 链路训练与初始化（LTSSM）

链路训练与初始化由物理层的LTSSM（Link Training and Status State Machine）负责。LTSSM是PCIe链路建立的核心状态机，控制从复位到正常数据传输的完整过程。在Agilex调试中，LTSSM状态是判断物理层是否就绪的首要检查点。

3.4.1 LTSSM主要状态

3.4.2 链路训练流程

1. Detect阶段：物理层发送检测信号，确认对端接收器存在。如果未检测到，则循环等待。
2. Polling阶段：双方交换TS1/TS2有序集，完成位锁定、符号锁定和块锁定。Agilex的收发器CDR（时钟数据恢复）在此阶段锁定。
3. Configuration阶段：协商链路宽度（如x8链路可能降级为x4）和极性。如果某条通道训练失败，会被自动禁用。
4. L0状态：链路进入正常工作模式，数据链路层开始交换InitFC DLLP，初始化流控信用量。之后TLP传输开始。

3.4.3 链路训练关键参数