4. 模拟面试清单
模拟面试是从“知道”到“做到”的关键一跃。面试官关注的不仅是你的技术深度，更是你在压力下组织答案、调用项目经验的能力。本章聚焦3道最高频的DFT面试题，配合回答框架图与模拟面试流程，帮你把知识转化为面试表现。
高频问答卡片
面试问题：请介绍DFT在芯片设计流程中的位置，以及你熟悉的DFT技术有哪些？
🎯 考察点：基础概念广度、对DFT全流程的理解、技术栈与岗位的匹配度。
📐 回答框架：芯片设计流程 → DFT介入节点 → 列举核心技术 → 个人经验对应。
💬 示例回答：“DFT贯穿从RTL综合到ATE测试全流程。我在前公司负责从RTL插入SCAN、MBIST到ATE pattern交付。熟悉SCAN压缩、MBIST算法、Boundary Scan和ATPG流程，能独立完成从DFT规划到良率分析的完整闭环。”
🔍 可能追问：SCAN和BIST如何选择？MBIST常用算法有哪些？如何处理跨时钟域（CDC）测试？
⚠️ 避坑提醒：不要只列技术名词而不解释关联，面试官想看到你对全流程的串联理解，而非零散知识点。
面试问题：描述一次你解决scan chain timing violation的经历。
🎯 考察点：问题定位能力、时序分析基础、项目经验的真实性与深度。
📐 回答框架：Situation → Task → Action → Result（STAR法则）。
💬 示例回答：“某28nm项目中scan chain setup violation达200+条。我通过分析PT报告定位到clock skew和long path问题，优化clock tree balancing并调整scan chain长度分布，最终violation清零，芯片测试良率提升至97%。”
🔍 可能追问：如何区分setup与hold violation？scan chain重组对功耗有何影响？ATE测试frequency如何确定？
⚠️ 避坑提醒：不要只讲成功不分析根因，面试官期望听到你定位问题的推理过程，而不仅仅是最终结果。
面试问题：ATE测试良率低于预期，你会如何排查？
🎯 考察点：系统化debug能力、ATE测试理解、问题分析与分层排查框架。
📐 回答框架：数据收集 → 模式分析 → 分层排查 → 定位根因 → 修复验证。
💬 示例回答：“首先分析ATE failure log，分类pattern失效模式；其次区分系统性失效与随机性失效，锁定特定pattern或pin；然后回传design定位是DFT结构问题还是工艺偏差；最后针对性修复或调整测试方案。”
🔍 可能追问：如何区分系统性失效与随机性失效？Pattern failure有哪些典型类型？ATE timing如何调试？
⚠️ 避坑提醒：不要跳过ATE pattern分析直接去改设计，面试官看重数据驱动的debug思路，而非盲目猜测。
模拟面试流程
一次完整的模拟面试分为以下 5个步骤，建议与同伴配合，严格按流程执行。
- 梳理高频问题清单 — 从本章及后面章节中提取10~15道核心题，覆盖概念、项目、debug三类。
- 复习核心技术知识 — 针对清单中的知识点做快速回顾，确保能流畅说出关键术语和流程。
- 设定模拟面试场景 — 约定时间、使用视频或线下形式，指定一人担任面试官，一人记录。
- 执行完整模拟面试 — 包含自我介绍、技术问答、项目深挖、追问环节，全程录音或录屏。
- 记录反馈并改进 — 使用下方模板逐项评分，指出3个优点和3个改进点，制定迭代计划。